Wir suchen: Senior Digital ASIC Design Engineer Synthesis (m/f/d)

Wir suchen: Senior Digital ASIC Design Engineer Synthesis (m/f/d)

Böblingen Vollzeit 60000 - 78000 € / Jahr (geschätzt) Kein Homeoffice möglich
A

Auf einen Blick

  • Aufgaben: Entwickle digitale ASICs und arbeite an innovativen Halbleiterlösungen.
  • Unternehmen: Führendes Unternehmen in der Halbleiterindustrie mit globalem Einfluss.
  • Vorteile: Flexible Arbeitszeiten, 30 Urlaubstage, attraktive Vergütung und Entwicklungsmöglichkeiten.
  • Weitere Informationen: Dynamisches Umfeld mit hervorragenden Karrierechancen und Teamgeist.
  • Warum dieser Job: Gestalte die Zukunft der Technologie und arbeite an bahnbrechenden Projekten.
  • Qualifikationen: Abschluss in Elektrotechnik und Erfahrung in digitalem Design.

Das prognostizierte Gehalt liegt zwischen 60000 - 78000 € pro Jahr.

Advantest - Wir ermöglichen die Technologie von morgen. IoT, 5G und Künstliche Intelligenz. Unvorstellbar ohne uns. Mehr als die Hälfte aller weltweit produzierten Mikrochips durchläuft zuerst unsere Hände. Als globaler Marktführer für automatisierte Testsysteme in der Halbleiterindustrie helfen wir der Welt, die digitale Transformation zu realisieren, ermöglichen unseren Kunden, die Zukunft zu gestalten, und bieten Ihnen spannende Jobs, die für Pioniere gedacht sind.

Ihre Aufgaben:

  • Architekturentwicklung für CMOS-Designs
  • Design und RTL-Codierung von digitalen und vollkundenspezifischen Modulen
  • Verifikation auf Modul- und Chip-Ebene einschließlich Testplan-/Fallgenerierung
  • Dokumentation der implementierten Funktionalität
  • Constraint-Generierung und Synthese von IP-Blöcken und dem Chip-Top-Level
  • Analyse von Timing und Stromverbrauch
  • Unterstützung bei Floor-Planning und physischem Design
  • Enge Zusammenarbeit mit Designpartnern

Ihre Qualifikationen:

  • Universitätsabschluss, Diplom oder BS EE
  • Hintergrund in digitalem Design (SoC), ASIC-Designmethoden und Siliziumentwicklungszyklus
  • Erfahrung in Register Transfer Level (RTL) Codierung (Verilog und System Verilog)
  • Erfahrung mit Standard-Simulationswerkzeugen für digitale Designs
  • Grundkenntnisse über UNIX* oder Linux* Umgebung und Verwendung von Programmiersprachen
  • Technische Kommunikation, Teamarbeit und Problemlösungsfähigkeiten
  • Englischkenntnisse

Unser Angebot:

  • Flexible und vertrauensbasierte Arbeitszeiten, 30 Urlaubstage + Option auf zusätzliche Urlaubstage, mobiles Arbeiten, individuelle Teilzeitmodelle und Programme für längere Abwesenheiten
  • Attraktives Gehalt, Beteiligung am Erfolg von Advantest durch unser außergewöhnlich attraktives Bonusprogramm sowie zahlreiche Zuschüsse, Rabatte und Angebote (z.B. Fahrradleasing)
  • Strukturierte Einarbeitungsprogramme und Mentoring, Entwicklungsgespräche, technische und Soft-Skill-Trainings, Sprachkurse und Wissenssitzungen
  • Ergonomische Arbeitsumgebung, Sport- und Fitnessmöglichkeiten und Veranstaltungen (z.B. Global Challenge) sowie Gesundheitstage
  • Attraktive betriebliche Altersvorsorge, umfassende Versicherungsdeckung und Unterstützung in Notfällen

Gehen Sie den nächsten Karriereschritt mit uns! Bewerben Sie sich jetzt, vorzugsweise über unser Online-Bewerbungstool.

Wir suchen: Senior Digital ASIC Design Engineer Synthesis (m/f/d) Arbeitgeber: Advantest Europe GmbH

Advantest ist ein hervorragender Arbeitgeber, der Ihnen die Möglichkeit bietet, an der Spitze der Technologieentwicklung zu arbeiten. Mit flexiblen Arbeitszeiten, 30 Urlaubstagen und einem attraktiven Bonusprogramm fördern wir nicht nur Ihre berufliche Entwicklung, sondern auch Ihr Wohlbefinden durch ein ergonomisches Arbeitsumfeld und zahlreiche Gesundheitsangebote. In Böblingen erwartet Sie eine dynamische Teamkultur, die Innovation und Zusammenarbeit schätzt und Ihnen die Chance gibt, an bahnbrechenden Projekten in der Halbleiterindustrie mitzuwirken.

A

Kontaktdaten:

Advantest Europe GmbH Recruiting-Team

Wir glauben, dass du diese Fähigkeiten brauchst, um Wir suchen: Senior Digital ASIC Design Engineer Synthesis (m/f/d) mit Bravour zu bestehen

CMOS Design
RTL Coding (Verilog und System Verilog)
Digital Design (SoC)
ASIC Design Methodologien
Silicon Development Cycle
Timing Analyse
Power Consumption Analyse