Staff Analog Design Engineer

Über Analog Devices

Analog Devices, Inc. (NASDAQ: ADI) ist ein globaler Marktführer im Bereich Halbleiter, der die physische und digitale Welt verbindet, um Durchbrüche am Intelligent Edge zu ermöglichen. ADI kombiniert analoge, digitale, KI- und Softwaretechnologien in Lösungen, die den Klimawandel bekämpfen, Menschen und die Welt zuverlässig verbinden und Fortschritte in Automatisierung und Robotik, Mobilität, Gesundheitswesen, Energie und Rechenzentren vorantreiben. Mit einem Umsatz von mehr als 11 Milliarden US-Dollar im Geschäftsjahr 2025 stellt ADI sicher, dass die Innovatoren von heute immer einen Schritt voraus sind.

Über die Rolle

Als Staff Analog Design Engineer bei Analog Devices werden Sie das Design und die Entwicklung komplexer analoger und gemischter integrierter Schaltungen leiten und dabei erheblichen Spielraum haben, um herausfordernde technische Probleme zu lösen. Sie werden technische Führungsqualitäten bei kritischen Projekten bereitstellen, zu architektonischen Entscheidungen beitragen und weniger erfahrene Ingenieure betreuen, während Sie mit funktionsübergreifenden Teams zusammenarbeiten. Diese Rolle erfordert tiefgehende technische Expertise in Kombination mit einem breiteren Geschäftsverständnis, um Innovationen voranzutreiben und eine erfolgreiche Produktlieferung über mehrere Anwendungen und Märkte hinweg sicherzustellen.

Rollenübersicht

Um das Team in München zu erweitern, suchen wir einen erfahrenen Analog Design Engineer, der zur Entwicklung von Hochleistungs-Power-Management-ICs in fortschrittlichen CMOS-Knoten beiträgt. In dieser Rolle werden Sie eng mit einem Team von Schaltungsdesignern zusammenarbeiten, um hochdichte, ultraeffiziente Schaltungslösungen zu liefern, die aggressive Leistungs- und Größenziele erfüllen.

Die ideale Kandidatin oder der ideale Kandidat hat mehr als 10 Jahre praktische Erfahrung im Bereich analoges IC-Design (oder mehr als 5 Jahre Erfahrung im Power IC- und DC/DC-Design), tiefgehende Expertise in benutzerdefinierten IC-Entwicklungsabläufen von der Definition bis zum Layout und zur Siliziumbewertung und gedeiht in einer startup-ähnlichen, leistungsorientierten Kultur.

Hauptverantwortlichkeiten

• Leitung der technischen Machbarkeit innovativer Architekturen für IP-Makroblöcke innerhalb von Power ICs, d.h. Leistungsstufen, Gate-Treiber und verschiedene Subsysteme (Steuerung, Diagnostik, Überwachung, Telemetrie, Spannungs-/Strom-/Timing-Referenzen, interne Versorgungen usw.).
• Erforschen, Vergleichen und Ableiten von KPIs und erreichbaren Spezifikationen für verschiedene architektonische und prozesstechnologische Optionen mittels mathematischer/Vorhersagemodelle, Schaltkreis-Modellen, bestehenden Designs und/oder Laborevaluierungsdaten.
• Praktisches Design von analogen/gemischten IP-Makroblöcken in planar und FinFET-Technologien.
• Leitung und Verantwortung für Design, Vor- und Nachlayout-Verifizierung (Block- und Top-Level), Spezifikationskonformitätsmatrix, Verhaltensmodellierung, Layout-Implementierung und Dokumentation.
• Bereitstellung von Anleitung, Überprüfungen und CAPA für die IP-Ebene Floorplan- und Layout-Implementierung von analogen/gemischten Blöcken, mit Augenmerk auf Abgleich, Abschirmung, Routing, parasitäre Effekte, Elektromigration, DFM, Flächenoptimierung usw.
• Durchführung von Layout-parasitischer Extraktion und nachgelagerten Simulationen.
• Interaktion mit dem IC Design Lead und den Entwicklungsteams, um eine reibungslose IP-Integration in das IC-Top-Level zu ermöglichen.
• Zusammenarbeit mit Ingenieurteams außerhalb des analogen Designs (d.h. passives Design, Verpackungsdesign, digitales Design, Verifizierung) für die Belange der verantwortlichen IP-Makroblöcke.
• Unterstützung des Laborevaluationsteams und/oder Übernahme der Verantwortung für die Validierung des entworfenen IP-Makroblocks im Labor, falls erforderlich.
• Unterstützung der Testtechnik- und Betriebsteams bei der Produktcharakterisierung und -qualifizierung.
• Koordination der Aufgaben von Junior-Kollegen oder externen Subunternehmern: Verteilung, Überwachung, Überprüfung und Verbesserung der Qualität.

Qualifikationen:

• MS in Elektrotechnik mit mehr als 5 Jahren Erfahrung im Power IC-Design oder 8-12 Jahren im analogen/gemischten IC-Design.
• Expertenkenntnisse in Cadence Virtuoso und Simulation.
• Starkes Verständnis der analogen/gemischten Design- und Layout-Techniken: CMOS-Prozesstechnologie, Offset, Rauschen, Effizienz, Stromdichte, ESD, Zuverlässigkeit, Test & Trim, Thermik.
• Starkes Verantwortungsbewusstsein; in der Lage, unabhängig und kollaborativ in einem Teamumfeld zu arbeiten, einschließlich standortübergreifender Zusammenarbeit (d.h. USA und andere Standorte).
• Erfahrung mit praktischer parasitischer Analyse, nachgelagerter Schaltungssimulation und parasitischer Optimierung.
• Ausgezeichnete Kommunikationsfähigkeiten (mündlich, schriftlich) mit der Fähigkeit, komplexe technische Themen einfach und effektiv zu präsentieren, sowie die Fähigkeit, bei Bedarf in technische Details einzutauchen.
• Erfahrung in der Validierung von IPs im Labor innerhalb von PMIC / Power ICs ist wünschenswert.

Für Positionen, die Zugang zu technischen Daten erfordern, muss Analog Devices, Inc. möglicherweise eine Exportgenehmigung vom U.S. Department of Commerce - Bureau of Industry and Security und/oder vom U.S. Department of State - Directorate of Defense Trade Controls einholen. Daher müssen Bewerber für diese Position – mit Ausnahme von US-Bürgern, US-Permanent Residents und geschützten Personen gemäß 8 U.S.C. 1324b(a)(3) – möglicherweise einen Exportgenehmigungsprüfungsprozess durchlaufen.

Analog Devices ist ein Arbeitgeber, der Chancengleichheit bietet. Wir fördern eine Kultur, in der jeder die Möglichkeit hat, unabhängig von Rasse, Hautfarbe, Religion, Alter, Abstammung, nationaler Herkunft, sozialer oder ethnischer Herkunft, Geschlecht, sexueller Orientierung, Geschlechtsidentität, Geschlechtsausdruck, Familienstand, Schwangerschaft, Elternstatus, Behinderung, medizinischem Zustand, genetischen Informationen, militärischem oder Veteranenstatus, Gewerkschaftsmitgliedschaft und politischer Zugehörigkeit oder einer anderen gesetzlich geschützten Gruppe erfolgreich zu sein.

Reiseanforderungen: Ja, 10% der Zeit

Schichttyp: 1. Schicht/Tage