Senior Staff Interface IP Verification Engineer (Pre-Silicon- PCIe/CXL/DDR/Ethernet)

Wir sind

Synopsys ist der Marktführer in Engineering-Lösungen von Silizium bis Systeme, die es unseren Kunden ermöglichen, schnell AI-gesteuerte Produkte zu innovieren. Wir liefern branchenführende Siliziumdesign-, IP-, Simulations- und Analyse-Lösungen sowie Design-Dienstleistungen.

Sie sind

Sie haben Jahre damit verbracht, Silizium zu verifizieren, das in Rechenzentren, AI-Beschleunigern und Hochleistungs-Systemen eingesetzt wird, bei denen ein Ausfall keine Option ist. Die Protokolle, die Sie verifizieren, PCIe, CXL, DDR, Ethernet, sind für Sie keine abstrakten Spezifikationen. Sie sind lebendige, atmende Systeme mit Randfällen, die sich nur um 3 Uhr morgens während eines Regressionstests offenbaren, und Sie sind der Ingenieur, der sie vor dem Tape-Out findet.

Sie denken in Schichten. Sie können eine fehlerhafte Assertion in der UVM-Umgebung debuggen, sie auf ein RTL-Zeitproblem zurückverfolgen und dann mit einer Lücke in der Protokollkonformität verbinden, ohne den Faden zu verlieren, was tatsächlich kaputt gegangen ist.

Was Sie tun werden

• End-to-End-Verifizierung von Interface-IP-Blöcken einschließlich PCIe, CXL, DDR und Ethernet, von der Architekturüberprüfung bis zur Siliziumfreigabe
• Aufbau und Weiterentwicklung von UVM-basierten Verifizierungsumgebungen, die über Produktlinien hinweg wiederverwendbar und skalierbar für zukünftige Protokollgenerationen sind
• Definition von Verifizierungsstrategien und Testplänen, die Protokollkonformität, Leistungseckfälle und systemweite Integrationsszenarien berücksichtigen
• Entwicklung von eingeschränkt-zufälligen, abdeckungsgetriebenen Testszenarien unter Verwendung von SystemVerilog und UVM
• Debugging komplexer mehrschichtiger Probleme, die RTL-Logik, Protokollzustandsmaschinen, Timing und Testbench-Infrastruktur umfassen
• Zusammenarbeit mit Architektur-, Design-, Firmware- und Systemteams, um Probleme früh im Entwicklungszyklus zu identifizieren und zu lösen
• Mentoring von Verifizierungsingenieuren in UVM-Methodik, Abdeckungsanalyse, Debugging-Techniken und Best Practices in der Verifizierung

Was Sie benötigen

• Abschluss als Bachelor oder Master in Elektrotechnik oder Computertechnik mit mehr als 8 Jahren praktischer Erfahrung in der ASIC- oder SoC-Verifizierung
• Tiefe Expertise in SystemVerilog und UVM-Methodik
• Starke Protokollkenntnisse in mindestens einem der Bereiche PCIe, CXL, DDR oder Ethernet
• Erfahrung in der Entwicklung von eingeschränkt-zufälligen und abdeckungsgetriebenen Verifizierungslösungen
• Solide Debugging-Fähigkeiten über RTL, Verifizierungsinfrastruktur und Protokollkonformität

Wer Sie sind

• Sie können in eine Spezifikationsüberprüfung gehen und die verifizierungsrelevanten Randfälle identifizieren, die nicht ausdrücklich genannt werden
• Wenn ein Regressionstest um 2 Uhr morgens vor einem Meilenstein fehlschlägt, sind Sie der Ingenieur, der die Ursache triagiert
• Sie wissen, wie man komplexe Protokollverletzungen einem Designingenieur erklärt
• Sie sind bereit, technische Diskussionen mit erfahrenen Ingenieuren und Architekten zu führen
• Sie sehen Mentoring als Teil des Jobs und nehmen sich Zeit, um weniger erfahrenen Ingenieuren zu helfen

Das Team, dem Sie angehören werden

Sie werden Teil eines Teams von hochqualifizierten Verifizierungsingenieuren, die für die Entwicklung und Verifizierung branchenführender Interface-IP-Lösungen verantwortlich sind.

Belohnungen und Vorteile

Wir bieten eine umfassende Palette von Gesundheits-, Wellness- und finanziellen Vorteilen an, um Ihren Bedürfnissen gerecht zu werden.