STA Engineer (M, F, D)

Wir suchen talentierte Ingenieure, die unserem STA-Team beitreten. In dieser Rolle arbeiten Sie eng mit mehreren Integrationsteams zusammen, wie DFT, Top Level PNR, PHY-Designern und PNR-Teams.

Sie sind verantwortlich für:

• Entwicklung automatisierter Block- und Full-Chip-Signoff-Workflows
• Full Chip Timing/Noise-Konvergenz und vollständiger Signoff für hochwertige TO
• Aktivierung hierarchischer Timing-Workflows
• Leistungsoptimierungen
• Generierung von Blocklevel-Budgets und Kontext zur Korrelation mit Full Chip
• Steuerung der Integration von benutzerdefinierten IPs und benutzerdefinierten Timing-Checks
• Abschluss der Arbeiten mit Design, DFT, Architektur und Power-Team

Mindestens erforderliche Qualifikationen:

• Sie haben einen MSEE oder gleichwertige starke Erfahrung in der statischen Timing-Analyse
• Umfangreiche Erfahrung mit einem der kommerziellen STA-Tools
• Fähigkeit, fließend Englisch zu sprechen und zu schreiben.

Bevorzugte Qualifikationen:

• Vertrautheit mit hierarchischem Designansatz, Top-Down-Design, Timing- und physikalischer Konvergenz
• Erfahrung mit Backend-STA-Abschluss und Signoff
• Tiefes Verständnis der Entwicklung von Entwurfsbeschränkungen
• Gutes Verständnis von AC-Timing von Spezifikationen bis zur Implementierung
• Gutes Verständnis von DFT-Modi und deren Einschränkungen
• Gute Kommunikationsfähigkeiten und Teamplayer
• Schnelles Lernen von Workflows und Methoden
• Vorteil - Verständnis von Rausch- und Signalintegritätseffekten
• Vorteil - Grundkenntnisse über Timing-Margen von der Synthese bis zum Signoff
• Vorteil - Erfahrung mit Skripting

Bei Apple sind wir nicht alle gleich. Und das ist unsere größte Stärke. Wir ziehen aus den Unterschieden in dem, wer wir sind, was wir erlebt haben und wie wir denken. Denn um Produkte zu schaffen, die allen dienen, glauben wir daran, alle einzubeziehen. Daher verpflichten wir uns, alle Bewerber fair und gleich zu behandeln. Wir werden mit Bewerbern zusammenarbeiten, um angemessene Vorkehrungen zu treffen.