Digital Design Engineer (m/f/d) - REF6693T

Architektur, Design und Verifizierung komplexer digitaler Front-End-Schaltungen und -Systeme für FPGA- und ASIC-Implementierungen, einschließlich der Definition von digitalen Entwurfsanforderungen, der Entwicklung architektonischer Spezifikationen und der Codierung hochwertiger HDL-Module, die Leistungs-, Zuverlässigkeits- und Skalierbarkeitsziele erfüllen.

Führen Sie alle zugewiesenen Aufgaben mit starkem Fokus auf Wiederverwendbarkeit, Effizienz und flächenoptimiertem Design aus. Leiten/teilnehmen Sie an umfassenden Entwurfsüberprüfungen und geben Sie klares, konstruktives Feedback, um die Robustheit, Qualität und Effizienz der Entwicklung zu verbessern.

Wenden Sie ein Verständnis für gemischte Signale (ist ein großer Vorteil) an, um eine reibungslose Integration digitaler Front-End-Architekturen mit analogen und gemischten Signal-Komponenten sicherzustellen. Definieren Sie proaktiv optimale System- und Komponentenebenenkonzepte und treiben Sie Digitalisierungsinitiativen in enger Zusammenarbeit mit Ingenieuren aus allen relevanten Disziplinen voran.

Zusammenarbeit mit funktionsübergreifenden Ingenieurteams (z.B. Anwendungs- und Systemingenieuren), um kosteneffektive Lösungen zu entwickeln, die funktionale, leistungsbezogene und architektonische Ziele erfüllen. Technische Anleitung und Mentoring während Überprüfungen und technischer Diskussionen bieten und zu einer Kultur der Ingenieurexzellenz beitragen.

Ständige Verfeinerung und Verbesserung der digitalen Entwurfsmethoden, Entwicklungsabläufe und Toolchains zur Steigerung der Produktivität und Konsistenz im Design. Erstellen und Pflegen umfassender digitaler Entwurfsdokumentationen, einschließlich Anforderungen, Architektur- beschreibungen, Entwurfsspezifikationen und Blockdetails.

Entwickeln, Ausführen, Dokumentieren und/oder Überprüfen von Entwurfsprozessen, Verifizierungsstrategien, Testplänen und Ergebnissen in Übereinstimmung mit Branchenstandards und Best Practices. Aufbau von SystemVerilog/UVM-basierten Testbenches und wiederverwendbaren Verifizierungskomponenten.

Erforderliche Fähigkeiten und Qualifikationen:

• Master oder PhD in Elektrotechnik oder einem verwandten technischen Bereich mit mehr als 4 Jahren relevanter Erfahrung oder einen Bachelor-Abschluss mit mehr als 6 Jahren Erfahrung im digitalen Design, SoC-Integration oder ASIC-digitaler Architektur.
• Starke Kenntnisse in Hardware-Beschreibungssprachen (HDLs) wie Verilog und SystemVerilog oder VHDL.
• Nachweisliche Erfolge bei der Durchführung komplexer digitaler Entwurfsprojekte und effektiver Zusammenarbeit in multidisziplinären Teams.
• Tiefe Expertise in ASIC- und FPGA-Designmethoden, einschließlich Front-End-Architektur und Implementierungsabläufen.
• Praktisches Wissen über UVM.
• Starkes Verständnis des digitalen Entwurfsflusses, einschließlich Synthese, Simulation, statische Timing-Analyse und verwandte Front-End-Entwicklungsprozesse.
• Praktische Erfahrung mit formalen Verifizierungstools wie Siemens Questa Formal und Synopsys Spyglass.
• Gutes Verständnis von CDC (Clock Domain Crossing), RDC (Reset Domain Crossing) und Designtechniken für mehrere Spannungsdomänen.

Bevorzugte Qualifikationen:

• Erfahrung mit µC-IPs z.B. ARM oder RISC-V ist ein großer Vorteil.
• Kenntnisse in Verifizierungssimulatoren (z.B. VCS, Questa, Xcelium).
• Erfahrung mit Design for Testability (DFT) und Design for Manufacturing (DFM) Praktiken.
• Kenntnis von Methoden und Tools zur formalen Verifizierung (z.B. JasperGold, VC Formal).
• Starke Skripting-Erfahrung zur Automatisierung (Python, Perl, Shell, Tcl).
• Erfahrung mit SoC-Level-Verifizierung, Emulation oder FPGA-Prototyping.
• Einblick in Low-Power/UPF-Verifizierungsabläufe.