Electronic-Photonics IC Mask Data Preparation & GDS Data Integration - SMTS

Wir sehen die Halbleiterindustrie als ein Reich der Möglichkeiten. Wir sehen Chancen und den tiefgreifenden Einfluss, den unsere Graphenlösungen auf die Transformation der Branche haben werden. Wir laden Sie ein, sich uns anzuschließen, um mit unserem grundlegend menschzentrierten Ansatz Veränderungen voranzutreiben und brillante Köpfe um eine gemeinsame Vision zu vereinen.

Die Vision ist: Beweisen Sie allen, dass Sie einen grundlegenden Wandel herbeiführen können. Beweisen Sie mit Ihrem Wissen und Ihren Fähigkeiten, wie Dinge anders gemacht werden können. Gemeinsam können wir das Paradigma verändern, wie die Welt verbunden ist.

Die wachsende Nachfrage der Halbleiterindustrie nach leistungsstärkeren Chips mit höherer Bandbreite und geringerem Stromverbrauch findet ihre Lösung in unserer Technologie. Wir verbinden Chips mit Hochdurchsatz- und Niedrigverzögerungsrechnernetzwerken. Der Schlüssel liegt darin, die physikalischen Eigenschaften von Graphen zu nutzen, um elektronische Berechnungen mit photonischer Kommunikation zu kombinieren, sodass unzählige Chips fast so interagieren können, als wären sie eins. Unsere graphen-photonische Innovation erhöht die Rechenleistung und Effizienz auf eine neue Größenordnung. Kurz gesagt, wir verbinden Chips, um leistungsstarke und energieeffiziente Netzwerke zu schaffen und die Konnektivitätsbeschränkungen in der Halbleiterindustrie zu überwinden.

Wir suchen einen erfahrenen Electronic-Photonics IC Mask Data Preparation & GDS Data Integration – SMTS, der die technische Verantwortung für den gesamten Tape-Out-Prozess übernimmt – von der GDS-Datenbankintegration und der Maskendatenvorbereitung über die Maskenfreigabe, das erste Silizium-Setup bis hin zur Unterstützung nach dem Tape-Out. In dieser Rolle werden Sie die EIC+PIC DfX-Ko-Integrierung (Design for Funktionalität, Fertigung, Test, Verpackung und Zuverlässigkeit) über eine 300 mm Graphenphotonik-Plattform vorantreiben und sicherstellen, dass eine nahtlose Abstimmung zwischen Design-, Fertigungs-, Test- und Verpackungsanforderungen während des Entwicklungszyklus gewährleistet ist.

Um unserem Team beizutreten, sollten Sie begeistert sein von:

• Der vollständigen Verantwortung für den Tape-Out-Prozess, einschließlich Masken-GDS/MDP-Integration, DRC/LVS/ERC-Verifizierung, endgültiger Maskenfreigabe und Regeldatei-Wartung für PIC-EIC-Integration und neue Prozessknoten.
• Der Leitung der GDS- und Reticle-to-Fab-Lieferung, der formalen Maskenfreigabe-Aktivitäten und der Sicherstellung, dass alle Schichten, Formate und Datenstrukturen den Fab-Spezifikationen entsprechen.
• Der Förderung der DFM- und DFT-Integration durch Ertragsoptimierung, Hotspot-Minderung, Layout-Optimierung und Implementierung von Scan-Ketten, Testpads und optischen Sondenstrukturen innerhalb von GDS.
• Der Gestaltung und Integration spezieller GDS-Strukturen, einschließlich Kerf, Dichtungsring, Rahmen, Scanner-Markierungen, Metrologie- und PCM-Strukturen, ESD-Schutzlayouts und RDL-Verpackungsschnittstellen.
• Der primären Schnittstelle zwischen Maskenwerkstätten, Foundry-Lithografie-/Metrologieteams, EDA-Anbietern sowie funktionsübergreifenden analogen, digitalen, verpackenden und zuverlässigen Teams in globalen Regionen.
• Der Pflege der GDS-Versionierung und der Archivierung von Audit-Trails, während Sie das Debugging des ersten Siliziums, die layoutbasierte Fehleranalyse und die kontinuierliche Verbesserung der MDP-Best Practices unterstützen.

Ihre Qualifikationen:

• MS oder PhD in Elektrotechnik, Physik oder einem verwandten Bereich mit mehr als 5 Jahren Erfahrung im Tape-Out von Halbleitern oder Photonik, Layout-Integration und Maskendatenvorbereitung (MDP).
• Starke Expertise in GDSII/OASIS, DRC/LVS/ERC-Verifizierungsabläufen und branchenüblichen Tools wie Calibre und Synopsys ICV, einschließlich der Erstellung von MDP-Jobdecks und JDV (Jobdeck View).
• Praktische Erfahrung mit Produktions-Tape-Out-Abläufen, einschließlich DFM, DFT, ESD, Dichtungsring/Kerf und RDL-Layout-Implementierung.
• Vertrautheit mit OPC-Abläufen für fortschrittliche Photonik- oder CMOS-Knoten und Erfahrung in der Koordination mit Maskenwerkstätten und Foundry-Partnern.
• Erfahrung mit photonischen IC-Technologien (Si, SiN usw.), Graphen- oder 2D-Materialintegration, RF-Photonik oder photonisch/elektronischem Co-Design-EDA-Tools wie Cadence EPIC oder Lumerical wird als Vorteil angesehen.
• Hintergrund in Maskenwerkstätten oder EDA-Softwareumgebungen (z.B. Synopsys, Siemens, Cadence, Toppan, Photronics, Compugraphics, Tekscend) ist sehr wünschenswert.

Unsere Arbeitskultur:

• Menschen über Prozesse. Bei Black Semiconductor ist Flexibilität der Schlüssel – wir sorgen dafür, dass die Arbeit sich dem Leben anpasst, nicht umgekehrt. Wir fördern die Harmonie zwischen Berufs- und Privatleben, wo Karrieren bedeutungsvoll und bereichernd sind.
• Wachstum gemeinsam. Ihr Potenzial hat für uns Priorität. Wir bieten Ihnen die Autonomie, einen bleibenden Einfluss zu hinterlassen und fördern Ihr Wachstum durch eine Kultur des kontinuierlichen Lernens.
• Ihre Gesundheit und Zukunft sind wichtig. Ihr Wohlbefinden hat oberste Priorität. Wir bieten ein umfassendes Leistungspaket mit hervorragender Versicherung, Altersvorsorge und virtuellen Aktienoptionen für Ihre mentale, körperliche und finanzielle Gesundheit.
• Wir leben Offenheit. Zusammenarbeit und Inklusivität sind die Eckpfeiler unserer Kultur. Wir praktizieren Offenheit, fördern Vertrauen und Respekt. Individualität ist unsere kollektive Stärke, die Innovation antreibt und uns voranbringt.
• Wir verbinden Chips – und Menschen. Wir ermutigen qualifizierte Personen aus allen Hintergründen, sich zu bewerben. Wir fördern ein inklusives und unterstützendes Arbeitsumfeld, das Zusammenarbeit, Innovation und Wachstum schätzt.

Können Sie sich in dieser Rolle und in unserem Unternehmen vorstellen? Lassen Sie uns verbinden!