Senior Software Compute Architect (f/m/d)

Über uns

Wir sehen die Halbleiterindustrie als ein Reich der Möglichkeiten. Wir sehen Chancen und den tiefgreifenden Einfluss, den unsere Graphenlösungen auf die Transformation der Branche haben werden. Wir laden Sie ein, sich uns anzuschließen, um mit unserem grundlegend menschenzentrierten Ansatz Veränderungen voranzutreiben und brillante Köpfe um eine gemeinsame Vision zu vereinen. Die Vision ist: Beweisen Sie allen, dass Sie einen grundlegenden Wandel herbeiführen können. Beweisen Sie mit Ihrem Wissen und Ihren Fähigkeiten, wie Dinge anders gemacht werden können. Gemeinsam können wir das Paradigma verändern, wie die Welt verbunden ist.

Über unsere Technologie

Die wachsende Nachfrage der Halbleiterindustrie nach leistungsstärkeren Chips mit höherer Bandbreite und geringerem Stromverbrauch findet ihre Lösung in unserer Technologie. Wir verbinden Chips mit Hochdurchsatz- und Niedrigverzögerungs-Computernetzwerken. Der Schlüssel liegt darin, die physikalischen Eigenschaften von Graphen zu nutzen, um elektronische Berechnungen mit photonischer Kommunikation zu kombinieren, sodass unzählige Chips fast so interagieren können, als wären sie eins. Unsere graphenbasierte photonische Innovation erhöht die Rechenleistung und Effizienz auf eine neue Größenordnung. Kurz gesagt, wir verbinden Chips, um leistungsstarke und energieeffiziente Netzwerke zu schaffen und die Konnektivitätsbeschränkungen in der Halbleiterindustrie zu überwinden.

Die Rolle

Wir suchen einen erfahrenen Senior Software Compute Architect bei Black Semiconductor, der die Softwarearchitektur für unseren nächsten hybriden elektronisch/photonischen Rechenmotor verantwortet. Sie werden das Programmiermodell, die Compiler- und Laufzeitstrategie sowie die Mechanismen zur Arbeitslastplatzierung definieren, die es ermöglichen, Operationen dynamisch über den geeignetsten Rechenweg auszuführen. In enger Zusammenarbeit mit dem Architekturleiter, dem Senior Hardware Compute Architect und den Software-Ökosystemteams werden Sie definieren, wie Anweisungen, Kerne und Bibliotheken die hybride Architektur höheren Frameworks zugänglich machen und eine skalierbare Ausführung über die Plattform ermöglichen. Ihre Arbeit wird die leistungsorientierte Hardware-/Software-Co-Design vorantreiben, indem Sie KI-Arbeitslasten über Kandidatenarchitekturen bewerten und systemweite Entscheidungen leiten.

Um unserem Team beizutreten, sollten Sie begeistert sein von:

• Der Definition des Programmiermodells, der Anweisungsabstraktionen und der Software-Schnittstellen, die hybride elektronische/photonische Rechenfähigkeiten für Compiler, Bibliotheken und KI-Frameworks zugänglich machen.
• Der Verantwortung für die Compiler-, Laufzeit- und Bibliotheksstrategie, die erforderlich ist, um Arbeitslasten und Kerne auf den optimalen Rechenweg abzubilden.
• Der Entwicklung von Leistungsmodellen für KI-Arbeitslasten, einschließlich des Trainings und der Inferenz von Transformatoren, um Hardware-/Software-Konfigurationen vor der Siliziumimplementierung zu bewerten.
• Der Partnerschaft mit dem Hardware Compute Architect zur Co-Design von Schnittstellenverträgen, Telemetrie und Steuermechanismen, die eine dynamische Arbeitslastbewegung zwischen Rechenwegen ermöglichen.
• Der Definition von Software- und Firmware-Strategien für die Skalierung und Ausführung, einschließlich der Verteilung und Weiterleitung von Arbeitslasten über Knoten, Pakete und Systeme.
• Der Prototypisierung von Kernen, Bibliotheken und Laufzeitkonzepten zur Validierung architektonischer Entscheidungen anhand realer KI-Benchmarks.

Ihre Qualifikationen

• Abschluss (Bachelor oder Master) in Informatik, Elektrotechnik, Computertechnik oder einem verwandten technischen Bereich oder gleichwertige Erfahrung.
• Mindestens 5 Jahre Erfahrung in der Entwicklung von Compilern, Laufzeiten oder Systemsoftware für beschleunigte, heterogene oder spezialisierte Rechenplattformen.
• Starke Erfahrung in der Compilerarchitektur, einschließlich LLVM, MLIR oder vergleichbarer Compiler-Infrastruktur, die auf benutzerdefinierte Beschleuniger oder heterogene Hardware abzielt.
• Erfahrung in der Definition von Befehlssätzen, Programmiermodellen oder Hardware-/Software-Abstraktionen für neuartige Rechenarchitekturen.
• Starker Hintergrund in der Optimierung von Kernen und Bibliotheken für KI-Arbeitslasten über verschiedene Hardware-Backends.
• Erfahrung in der Modellierung der Leistung von KI-Arbeitslasten, einschließlich des Trainings und der Inferenz von LLMs, über verschiedene Hardware-Architekturen.
• Verständnis von Scale-Up- und Scale-Out-Systemsoftware, einschließlich der Verteilung von Arbeitslasten, der Laufzeitplanung und der Interaktionen mit der Steuerungsebene von Beschleunigern.
• Nachgewiesene Fähigkeit zur Zusammenarbeit mit Hardwarearchitekten zur Definition gemeinsamer Schnittstellen und systemweiter Entwurfsentscheidungen.
• Erfahrung mit Compiler-, Laufzeit- und KI-Software-Ökosystemen, einschließlich LLVM/MLIR, Triton, CUTLASS-Stil DSLs, PyTorch, JAX, Python, C++ und Profilierungs-/Leistungsmodellierungswerkzeugen für die Architekturerforschung.
• Vertrautheit mit photonischen oder optischen Rechenkonzepten und deren Auswirkungen auf Compiler-/Laufzeitstrategien wird als Vorteil angesehen.
• Erfahrung mit heterogenen Rechenökosystemen wie CUDA, ROCm, Triton, oneAPI oder benutzerdefinierten Beschleuniger-Software-Stacks wird als Vorteil angesehen.
• Beiträge zu offenen Compiler- oder Laufzeitsystemen (z. B. MLIR, Triton, PyTorch-Backends) oder Erfahrungen mit firmwarebasiertem Scheduling und der Gestaltung der Steuerungsebene von Beschleunigern werden als Vorteil angesehen.

Unsere Arbeitskultur …