Auf einen Blick
- Aufgaben: Entwickle digitale Architekturen für die nächste Generation von ASICs und arbeite an innovativen Projekten.
- Unternehmen: CERN, führend in der wissenschaftlichen Forschung und Teilchenbeschleuniger-Technologie.
- Vorteile: Monatliches Stipendium, 30 Tage bezahlter Urlaub, umfassende Gesundheitsversorgung und Weiterbildungsmöglichkeiten.
- Weitere Informationen: Hybrid-Arbeitsmodell mit exzellenten Karrierechancen und internationalem Umfeld.
- Warum dieser Job: Gestalte die Zukunft der Technologie und schütze gleichzeitig die Umwelt und die Öffentlichkeit.
- Qualifikationen: Erfahrung mit ASIC-Design und Teamarbeit in interdisziplinären Gruppen.
Das prognostizierte Gehalt liegt zwischen 55000 - 70000 € pro Jahr.
CERN entwirft, entwickelt und betreibt Teilchenbeschleuniger und Experimente für die wissenschaftliche Forschung, um die grundlegenden Gesetze des Universums zu verstehen. Diese Aktivitäten können Streustrahlung erzeugen, die durch die Wechselwirkung zwischen Strahlen und Materie entsteht. Die in der Nähe der verschiedenen Strahlengänge und Ziele installierten Strahlungsdetektoren ermöglichen es CERN, die Strahlungsniveaus genau zu überwachen. Innerhalb der HSE-TS-IMS-Abteilung bei CERN ist das Team verantwortlich für das Design und die Entwicklung dieser spezialisierten Ausrüstung sowie deren Installation, Inbetriebnahme, Betrieb und Wartung. Die Strahlungsüberwachung ist entscheidend, damit CERN seinen Beschleunigerkomplex und die damit verbundenen Experimente betreiben kann, während es seine gesetzlichen Verpflichtungen zum Schutz der Öffentlichkeit, der auf dem CERN-Gelände arbeitenden Personen und der Umwelt erfüllt. In diesem strengen Kontext entwickelt die TS-IMS-Abteilung eine neue Generation von ASICs, um Signale von Ionisationskammern mit sicherheitskritischen Überwachungssystemen zu verbinden und dabei anspruchsvolle Leistungs- und Zuverlässigkeitsanforderungen zu erfüllen.
Ihre Aufgaben
- Entwerfen, simulieren und verifizieren der digitalen Architektur des nächsten Generation ASIC Frontends.
- Vorbereiten von RTL-Designs für den Tapeout unter Verwendung von Open-Source EDA-Flows, einschließlich Floorplanning und physikalischer Designvorbereitung.
- Unterstützen des Post-Fabrication Bring-Ups, der Systemcharakterisierung und der funktionalen/leistungsbezogenen Validierung.
- Eng mit den Teams für Analoge, Verifikation und SoC-Integration zusammenarbeiten, um nahtlose Systemkompatibilität zu gewährleisten.
Ihr Profil
- Praktische Erfahrung mit Open-Source ASIC EDA-Flows (Yosys, OpenROAD, LibreLane usw.) von RTL bis GDSII.
- Erfahrung mit Floorplanning, Definition von Einschränkungen und physikalischer Designvorbereitung für den Tapeout.
- Erfahrung im Bring-Up von Prototypen nach dem Tapeout und Hardware-Debugging ist von Vorteil.
- Aktive Beiträge zu Open-Source-Hardwareprojekten oder EDA-Toolchains sind von Vorteil.
- Erfahrung in der Entwicklung von SoC-Untermodulen ist von Vorteil.
Fähigkeiten
- HDL-Design und -Simulation in VHDL, Verilog oder SystemVerilog.
- Guter Teamplayer: Zusammenarbeit über analoge, digitale, Verifikations- und SoC-Teams hinweg.
- Kenntnisse in Git, CI/CD-Pipelines und automatisierten Verifizierungs-Workflows.
- Kenntnisse der RISC-V-Architektur.
- Vertrautheit mit der Integration von Mixed-Signal und digitalen Schnittstellenprotokollen.
- Komfortable Nutzung von Linux-basierten Entwicklungsumgebungen und Skripting zur Automatisierung (Python, Bash usw.).
- Gesprochene und schriftliche Englischkenntnisse mit der Bereitschaft, Französisch zu lernen.
Zulassungskriterien
- Sie sind Staatsangehöriger eines CERN-Mitglieds- oder assoziierten Mitgliedstaates.
- Bis zur Bewerbungsfrist haben Sie maximal zwei Jahre Berufserfahrung seit dem Abschluss in Elektronik (oder einem verwandten Bereich) und Ihre höchste akademische Qualifikation ist entweder ein Bachelor- oder Masterabschluss.
- Sie hatten noch nie einen CERN-Stipendiaten- oder Graduierte-Vertrag.
- Bewerber ohne Universitätsabschluss sind nicht berechtigt.
- Bewerber mit einem Doktortitel sind nicht berechtigt.
Zusätzliche Informationen
- Bewerbungsschluss: 17.08.2026 um 23:59 CEST.
- Vertragsdauer: 24 Monate.
- Arbeitszeit: 40 Stunden pro Woche.
- Jobflexibilität: Hybrid.
- Geplanter Starttermin: 01. Oktober 2026.
- Stellenreferenz: HSE-TS-IMS-2026-189-GRAE.
- Arbeitsbereich: Elektrotechnik oder Elektronikingenieurwesen.
- Benchmark-Job: 200050 - Elektronikingenieur.
- Globale Vorteile: Ein monatliches Stipendium zwischen 5266-5793 Schweizer Franken pro Monat (steuerfrei), abhängig von Ihrem Abschluss.
- 30 Tage bezahlter Urlaub pro Jahr plus 2 Wochen jährliche Schließung.
- Deckung durch das umfassende Krankenversicherungsprogramm von CERN (für Sie, Ihren Ehepartner und Kinder) sowie Mitgliedschaft im CERN-Pensionsfonds.
- Familien-, Kinder- und Säuglingszulagen je nach individueller Situation.
- Ein Umzugspaket (Installationsbeihilfe und Reisekosten) je nach individueller Situation.
- Möglichkeit zur Verlängerung Ihres Vertrags auf bis zu 36 Monate.
- On-the-Job- und formale Schulungen einschließlich Sprachkurse.
ASIC Digital Designer (HSE-TS-IMS-2026-189-GRAE) Arbeitgeber: CERN
CERN ist ein hervorragender Arbeitgeber, der seinen Feuerwehrleuten nicht nur ein wettbewerbsfähiges Gehalt und umfassende Gesundheitsleistungen bietet, sondern auch eine einzigartige Arbeitsumgebung, die den Austausch mit internationalen Notfalldiensten fördert. Die Unternehmenskultur legt großen Wert auf kontinuierliche Weiterbildung und Teamarbeit, während die Möglichkeit zur beruflichen Weiterentwicklung und die Unterstützung bei Umzügen für eine ausgewogene Work-Life-Balance sorgen. Mit 30 Tagen bezahltem Urlaub und einem flexiblen Arbeitszeitmodell ist CERN der ideale Ort für engagierte Fachkräfte, die in einem dynamischen und unterstützenden Umfeld arbeiten möchten.
