SoC/ASIC Design Engineer (EP-ESE-ME-2025-132-GRAP)
SoC/ASIC Design Engineer (EP-ESE-ME-2025-132-GRAP)

SoC/ASIC Design Engineer (EP-ESE-ME-2025-132-GRAP)

Genf Vollzeit 6287 - 6911 € / Monat (geschätzt) Kein Home Office möglich
Go Premium
CERN

Auf einen Blick

  • Aufgaben: Entwickle innovative SoC-Topologien und teste ihre Leistung auf FPGA-Plattformen.
  • Arbeitgeber: CERN ist ein fĂĽhrendes Forschungszentrum fĂĽr Teilchenphysik mit bahnbrechenden Technologien.
  • Mitarbeitervorteile: Monatliches Gehalt von 6287 bis 6911 CHF, umfassende Gesundheitsversorgung und Rentenfonds.
  • Warum dieser Job: Gestalte die Zukunft der Elektronik in einem dynamischen, internationalen Umfeld mit sozialem Einfluss.
  • GewĂĽnschte Qualifikationen: Master oder PhD in Elektrotechnik, Erfahrung in digitalem Design und Programmierung erforderlich.
  • Andere Informationen: Vertrag fĂĽr 12 Monate mit Möglichkeit zur Verlängerung, Arbeitsbeginn am 01. November 2025.

Das voraussichtliche Gehalt liegt zwischen 6287 - 6911 € pro Monat.

Job Description

Your responsibilities

Emerging state-of-the-art microelectronic technologies and electronics design methodologies are promising to revolutionize the way we design and implement readout and control circuits for on-detector electronics in particle physics experiments.

CERN and its EP-ESE/ME section are actively exploring the feasibility of utilizing RISC-V processing cores and System-on-Chip (SoC) design methodologies for future on-detector electronics.

Responsibilities:

  • Create System-on-Chip topologies using the open-source SOCMake tool, currently being developed at CERN.
  • Emulate the operation of the designed SoC topologies and assess their performance on FPGA development platforms as well as on silicon prototypes.
  • Design IP blocks, integrate them into the SOCMake tool, and validate their functionality through simulation and emulation techniques.
  • Incorporate fault-tolerant design strategies into the SoC and IP block development.

Your profile

Skills:

  • Strong understanding of digital logic design.
  • Experience with Finite State Machines (FSMs).
  • Experience in Verilog and/or VHDL for RTL design.
  • Knowledge of SystemVerilog for modeling and verification.
  • Experience with FPGA prototyping.
  • Knowledge of Radiation Effects on silicon and hardening by design techniques.
  • Experience working with RISC-V or ARM architectures and writing firmware in C/C++ for SoC integration.
  • Proficiency in Python programming and Shell scripting in Linux environments.
  • Spoken and written English, with a commitment to learn French.

Eligibility criteria:

  • You are a national of a CERN Member or Associate Member State.
  • You have a professional background in Electronics Engineer (or a related field) and have either:
  • a Master\’s degree with 2 to 6 years of post-graduation professional experience;
  • or a PhD with no more than 3 years of post-graduation professional experience.
  • You have never had a CERN fellow or graduate contract before.

Additional Information

Job closing date: at 23:59 CEST.

Contract duration: 12 months, with a possible extension up to 36 months maximum.

Working hours: 40 hours per week

Target start date: 01-November-2025

Job reference: EP-ESE-ME GRAP

Field of work: Electrical or Electronics Engineering

What we offer

  • A monthly stipend ranging between 6287 and 6911 Swiss Francs per month (net of tax).
  • Coverage by CERN\’s comprehensive health scheme (for yourself, your spouse and children), and membership of the CERN Pension Fund.
  • Depending on your individual circumstances: installation grant; family, child and infant allowances; payment of travel expenses at the beginning and end of contract.
  • 30 days of paid leave per year.
  • On-the-job and formal training at CERN as well as in-house language courses for English and/or French.

About us

At CERN, the European Organization for Nuclear Research, physicists and engineers are probing the fundamental structure of the universe. Using the world\’s largest and most complex scientific instruments, they study the basic constituents of matter – fundamental particles that are made to collide together at close to the speed of light. The process gives physicists clues about how particles interact, and provides insights into the fundamental laws of nature. Find out more on

We are on a Quest. A Journey into discovery like no other. Bring your expertise to our unique work and develop your knowledge and skills at pace. Join world-class subject matter experts on unique projects, in a Quest for greater knowledge and deeper understanding.

Begin your CERN Quest. Take Part

Diversity has been an integral part of CERN\’s mission since its foundation and is an established value of the Organization. Employing a diverse workforce is central to our success.

SoC/ASIC Design Engineer (EP-ESE-ME-2025-132-GRAP) Arbeitgeber: CERN

CERN ist ein herausragender Arbeitgeber, der innovative Technologien im Bereich der Mikroelektronik und Elektronikdesignmethoden fördert. Mit einem inspirierenden Arbeitsumfeld, das auf Zusammenarbeit und Forschung ausgerichtet ist, bietet CERN nicht nur wettbewerbsfähige Vergütungen und umfassende Gesundheitsleistungen, sondern auch zahlreiche Möglichkeiten zur beruflichen Weiterentwicklung in einem internationalen Team von Experten. Die einzigartige Lage in der Schweiz ermöglicht es den Mitarbeitern, in einer dynamischen und kulturell reichen Umgebung zu arbeiten, die Kreativität und Innovation anregt.
CERN

Kontaktperson:

CERN HR Team

StudySmarter Bewerbungstipps 🤫

So bekommst du den Job: SoC/ASIC Design Engineer (EP-ESE-ME-2025-132-GRAP)

✨Tip Nummer 1

Nutze Networking-Möglichkeiten, um Kontakte zu aktuellen oder ehemaligen CERN-Mitarbeitern zu knüpfen. Diese Verbindungen können dir wertvolle Einblicke in die Unternehmenskultur und den Auswahlprozess geben.

✨Tip Nummer 2

Informiere dich über die neuesten Entwicklungen im Bereich SoC-Design und RISC-V-Architekturen. Zeige in Gesprächen, dass du auf dem neuesten Stand bist und ein echtes Interesse an den Technologien hast, die bei CERN verwendet werden.

✨Tip Nummer 3

Bereite dich darauf vor, technische Fragen zu deinem Fachwissen in digitaler Logik und FPGA-Prototyping zu beantworten. Praktische Beispiele aus deinen bisherigen Projekten können dir helfen, deine Fähigkeiten überzeugend darzustellen.

✨Tip Nummer 4

Zeige deine Bereitschaft, Französisch zu lernen, indem du bereits erste Schritte unternimmst. Dies kann in einem Gespräch positiv hervorgehoben werden und zeigt dein Engagement für die Integration in das Team.

Diese Fähigkeiten machen dich zur top Bewerber*in für die Stelle: SoC/ASIC Design Engineer (EP-ESE-ME-2025-132-GRAP)

Digital Logic Design
Finite State Machines (FSMs)
Verilog
VHDL
SystemVerilog
FPGA Prototyping
Radiation Effects on Silicon
Hardening by Design Techniques
RISC-V Architecture
ARM Architecture
Firmware Development in C/C++
Python Programming
Shell Scripting in Linux
Simulation and Emulation Techniques
Fault-Tolerant Design Strategies
English Communication Skills
Commitment to Learn French

Tipps für deine Bewerbung 🫡

Verstehe die Anforderungen: Lies die Stellenbeschreibung sorgfältig durch und achte auf die spezifischen Fähigkeiten und Erfahrungen, die gefordert werden. Stelle sicher, dass du alle genannten Punkte in deiner Bewerbung ansprichst.

Betone relevante Erfahrungen: Hebe in deinem Lebenslauf und Anschreiben deine Erfahrungen mit digitalen Logikdesigns, Verilog/VHDL und FPGA-Prototyping hervor. Zeige konkrete Beispiele, wie du diese Fähigkeiten in der Vergangenheit angewendet hast.

Motivationsschreiben: Verfasse ein überzeugendes Motivationsschreiben, in dem du erklärst, warum du an dieser Position interessiert bist und wie deine Fähigkeiten und Erfahrungen zu den Zielen von CERN passen. Betone dein Engagement für die Forschung im Bereich der Mikroelektronik.

Sprache und Formatierung: Achte darauf, dass deine Bewerbung klar und professionell formatiert ist. Verwende eine klare Sprache und ĂĽberprĂĽfe deine Unterlagen auf Grammatik- und Rechtschreibfehler. Da Englisch gefordert ist, stelle sicher, dass deine Texte fehlerfrei sind.

Wie du dich auf ein Vorstellungsgespräch bei CERN vorbereitest

✨Verstehe die Technologien

Mach dich mit den neuesten Entwicklungen in der Mikroelektronik und den Designmethoden vertraut, die fĂĽr die Position relevant sind. Zeige im Interview, dass du die Bedeutung von RISC-V und SoC-Design verstehst und wie sie in der Partikelphysik angewendet werden.

✨Präsentiere deine Projekte

Bereite Beispiele deiner bisherigen Arbeiten vor, insbesondere solche, die mit FPGA-Prototyping oder der Entwicklung von IP-Blöcken zu tun haben. Erkläre, wie du Simulationen und Emulationstechniken verwendet hast, um die Funktionalität deiner Designs zu validieren.

✨Technische Fragen üben

Erwarte technische Fragen zu digitalem Logikdesign, FSMs und Verilog/VHDL. Übe, diese Konzepte klar und präzise zu erklären, um dein Fachwissen zu demonstrieren.

✨Englisch und Französisch

Da gute Englischkenntnisse gefordert sind, solltest du sicherstellen, dass du in der Lage bist, technische Diskussionen auf Englisch zu führen. Zeige auch deine Bereitschaft, Französisch zu lernen, um deine Anpassungsfähigkeit zu unterstreichen.

SoC/ASIC Design Engineer (EP-ESE-ME-2025-132-GRAP)
CERN
Standort: Genf
Premium gehen

Schneller zum Traumjob mit Premium

Deine Bewerbung wird als „Top Bewerbung“ bei unseren Partnern gekennzeichnet
Individuelles Feedback zu Lebenslauf und Anschreiben, einschlieĂźlich der Anpassung an spezifische Stellenanforderungen
Gehöre zu den ersten Bewerbern für neue Stellen mit unserem AI Bewerbungsassistenten
1:1 UnterstĂĽtzung und Karriereberatung durch unsere Career Coaches
Premium gehen

Geld-zurĂĽck-Garantie, wenn du innerhalb von 6 Monaten keinen Job findest

CERN
  • SoC/ASIC Design Engineer (EP-ESE-ME-2025-132-GRAP)

    Genf
    Vollzeit
    6287 - 6911 € / Monat (geschätzt)
  • CERN

    CERN

    1000 - 5000
Ähnliche Positionen bei anderen Arbeitgebern
Europas größte Jobbörse für Gen-Z
discover-jobs-cta
Jetzt entdecken
>