Digital Design Engineer Prime (FEC)

Als globaler Marktführer im Bereich Hochgeschwindigkeitskonnektivität verfolgt Ciena einen menschenzentrierten Ansatz. Unsere Teams genießen eine Kultur, die sich auf die Priorisierung eines flexiblen Arbeitsumfelds konzentriert, das individuelles Wachstum, Wohlbefinden und Zugehörigkeit fördert. Wir sind ein Technologieunternehmen, das mit unserer Menschlichkeit führt – wir treiben unsere Geschäftsprioritäten neben bedeutenden sozialen, gemeinschaftlichen und gesellschaftlichen Auswirkungen voran.

Wie Sie beitragen werden: Bei Ciena stehen wir an der Spitze der Telekommunikationsbranche, und unsere Wavelogic-Modemfamilie spielt eine entscheidende Rolle für unseren Erfolg. Als Senior Digital Design Engineer sind Sie ein integraler Bestandteil eines Teams, das für die Implementierung von branchenspezifischen Standards und maßgeschneiderten Subsystemen für Cienas Forward Error Correction (FEC) IP verantwortlich ist. Sie berichten an den ASIC Senior Manager und arbeiten mit einem Team von Digital Design Engineers, Verification Engineers und Architekten zusammen.

Verantwortlichkeiten

• Als digitaler ASIC-Designer wird von Ihnen erwartet, dass Sie die Architektur und die funktionalen Anforderungen verstehen und mit Systemingenieuren, DSP-Systemen und Architekten kommunizieren und zusammenarbeiten.
• Sie erstellen ein Implementierungsspezifikationsdokument und lassen es von Ihrem Team, der Verifikation, Architekten und gegebenenfalls analogen Designern überprüfen.
• Sie sind verantwortlich für die Erstellung und Integration neuer und bestehender RTL- und/oder C-Quellcodes, Algorithmen und Funktionen.
• Sie arbeiten unabhängig, entwickeln detaillierte Entwurfsspezifikationen für eine IP-Unterkomponente und führen diese durch alle Entwurfsphasen.
• Sie sind verantwortlich für das Designer-Testing Ihres Codes sowie für das Debugging während der Simulation und der Regressionstestverifikation.
• Sie unterstützen das Verifikationsteam bei der Bestimmung der Abdeckung und stellen bei Bedarf Entwurfsbehauptungen und -ausnahmen bereit.
• Sie sind verantwortlich für die Erstellung von Timing-Beschränkungen für Ihren Code und nehmen an Syntheseprotokollüberprüfungen, Beschränkungsüberprüfungen, Timing-Berichtanalysen, Layout- und Backend-Überprüfungen teil.
• Regelmäßige Statusupdates berichten.
• Eng mit unserem ASIC-Verifikationsteam in verschiedenen Phasen der Verifikation unserer IP zusammenarbeiten.
• Mentor und Aufsicht über Junior Verification Engineers, um ein robustes Verständnis der Teamoutputs zu fördern und das technische und berufliche Wachstum der Kollegen zu unterstützen.
• Ausgezeichnete Kommunikations- und zwischenmenschliche Fähigkeiten mit nachgewiesener Fähigkeit, komplexe technische Konzepte klar zu vermitteln und Stakeholder effektiv zu beeinflussen.

Die Must Haves

• Über 10 Jahre Erfahrung im ASIC/FPGA-Design mit erfolgreicher Lieferung komplexer Designs.
• Mindestens einen Bachelor-Abschluss in Elektrotechnik oder Computertechnik.
• Umfangreiche Erfahrung in der Verwendung von C/C++, System Verilog, Synthese, Leistungsanalyse, SDC, STA, CDC und Simulatoren von großen Anbietern.
• Erfahrung mit High-Level-Synthesetools und -methoden.
• Nachgewiesene Fähigkeit, Designs bis zur Timing-Schließung umzusetzen.

Assets

• Starker Hintergrund in Forward Error Correction (FEC) und/oder DSP.
• Vertrautheit mit Programmiersprachen wie: Python, Make, Bash, objektorientierte Programmierung, C, C++.
• Design für niedrigen Stromverbrauch.
• Kenntnisse im Bug-Tracking mit Jira und im Quellcode-Management sowie in der Versionsverfolgung mit GIT.
• Frühere Erfahrung in der Leitung eines Teams.
• Frühere Erfahrung in der Mentorschaft.

Bei Ciena sind die Gehaltsbereiche so gestaltet, dass sie Variationen in Wissen, Fähigkeiten, Erfahrungen, Marktbedingungen und Standorten berücksichtigen, was unsere vielfältigen Produkte, Branchen und Geschäftsbereiche widerspiegelt. Bitte beachten Sie, dass die in diesem Posting angegebenen Gehaltsbereichsinformationen speziell für den Hauptstandort gelten, der als oberster Standort aufgeführt ist, falls mehrere Standorte verfügbar sind. Nicht-Vertriebmitarbeiter können Anspruch auf einen diskretionären Anreizbonus haben, während Vertriebsmitarbeiter möglicherweise Anspruch auf eine Verkaufsprovision haben. Neben einer wettbewerbsfähigen Vergütung bietet Ciena ein umfassendes Leistungspaket, einschließlich medizinischer, zahnärztlicher und augenärztlicher Pläne, Teilnahme an 401(K) (USA) & DCPP (Kanada) mit Unternehmensmatching, Employee Stock Purchase Program (ESPP), Employee Assistance Program (EAP), bezahlte Feiertage, bezahlte Krankheitsurlaube und Urlaubszeit. Wir halten uns auch an alle geltenden Gesetze bezüglich bezahlter Familienurlaube und anderer Abwesenheiten. Bei Ciena setzen wir uns dafür ein, ein Umfeld zu schaffen und zu fördern, in dem sich unsere Mitarbeiter respektiert, geschätzt und gehört fühlen. Ciena schätzt die Vielfalt seiner Belegschaft und respektiert seine Mitarbeiter als Individuen. Wir tolerieren keine Form von Diskriminierung. Ciena ist ein Arbeitgeber, der Chancengleichheit bietet, einschließlich Behinderungen und geschützten Veteranenstatus. Wenn Sie in Bezug auf eine Stellenanzeige kontaktiert werden, informieren Sie Ciena bitte über etwaige erforderliche Anpassungsmaßnahmen.