DSP ASIC Verification Engineer - Optical Transmission Systems

Standorte: Deutschland - Braunschweig

Arbeitszeit: Vollzeit

Veröffentlicht am: Heute

Job-Requisition-ID: R

Als globaler Marktführer für Hochgeschwindigkeitsverbindungen verpflichtet sich Ciena zu einem menschenzentrierten Ansatz. Unsere Teams genießen eine Kultur, die sich auf die Priorisierung eines flexiblen Arbeitsumfelds konzentriert, das individuelles Wachstum, Wohlbefinden und Zugehörigkeit fördert. Wir sind ein Technologieunternehmen, das mit Menschlichkeit führt – wir treiben unsere Geschäftsprioritäten neben bedeutenden sozialen, gemeinschaftlichen und gesellschaftlichen Auswirkungen voran.

Die Wavelogic-Produktfamilie wird in Cienas optischen Glasfaserübertragungslösungen weit verbreitet eingesetzt und ist einer der Hauptbeiträge zum Erfolg von Ciena in der Telekommunikationsbranche. Um unser Team weiter zu stärken, suchen wir einen engagierten Digital Verification Engineer, der an der Verifizierung dieser Produkte beteiligt sein wird und innerhalb eines Teams von digitalen Designingenieuren, Verifizierungsingenieuren und Architekten arbeitet. Ihre Rolle als Digital Verification Engineer erfordert es, funktionale Blöcke und Teilsysteme der Wavelogic-Produktfamilie gründlich zu simulieren und zu validieren.

Wie Sie einen Einfluss ausüben werden:

• Als Digital Verification Engineer müssen Sie die Architektur und die funktionalen Anforderungen verstehen und mit Systemingenieuren und Architekten kommunizieren und zusammenarbeiten.
• Sie sind verantwortlich für die vollständige und detaillierte Validierung eines oder mehrerer architektonischer funktionaler Blöcke unter Verwendung einer geeigneten Kombination aus Simulation, formalen und Abdeckungsmethoden.
• Sie werden zur Verifizierungsplanung, Definition der funktionalen Abdeckung und möglicherweise zu formalen Verifizierungs-Testplänen beitragen.
• Sie sind verantwortlich für die Erstellung oder Integration der Testbench-Komponenten, Agenten, Scoreboards und Testszenarien, die mit Ihrem architektonischen funktionalen Block verbunden sind, unter Verwendung von System Verilog UVM und/oder C, wo dies zutreffend ist.
• Sie führen abdeckungsgetriebene Verifizierung durch, überwachen Regressionen und debuggen die resultierenden Fehler mit Hilfe des Designers der Funktion.
• Regelmäßige Berichterstattung über Statusupdates.

Die Must Haves:

• Expertenniveau Erfahrung (3 Jahre +) in der digitalen Designverifizierung komplexer Schaltungen.
• Abschluss in Elektrotechnik oder Computertechnik, Informatik oder einem anderen anwendbaren wissenschaftlichen Studiengang auf MEng/MSc-Niveau.
• Fachkenntnisse in SV-UVM, SVA und C++-Programmierung.
• Fachkenntnisse in der Erstellung umfassender Verifizierungspläne aus Spezifikationen.
• Fachkenntnisse im Aufbau von Verifizierungsumgebungen unter Verwendung von SV-UVM und C++.
• Vertrautheit mit metrikgesteuerten Verifizierungsmethoden, einschließlich funktionaler Abdeckung.
• Vertrautheit mit EDA-Verifizierungstools und -abläufen von großen Anbietern.
• Ein hochmotivierter Selbststarter, der unabhängig arbeiten kann, während er ein großartiger Teamkollege ist.
• Fähigkeit, komplexe technische Probleme methodisch zu lösen.
• Ausgezeichnete organisatorische, schriftliche und mündliche (Englisch) zwischenmenschliche Fähigkeiten.
• Grundlegende Kommunikationsfähigkeiten in Deutsch.

Assets:

• Erfahrung mit formalen Verifizierungsmethoden.
• Erfahrung mit kohärenten DSP-Architekturen.
• Erfahrung mit Standards und Protokollen wie OTN/FlexO/B100G, Ethernet (100GE+).
• Erfahrung mit der Verwendung von GIT für die Quellcodeverwaltung und Versionsverfolgung.
• Erfahrung mit der Verwendung von Jira für die Planung, Zuweisungsverfolgung und Fehlerberichterstattung.
• Vertrautheit mit Programmiersprachen wie Python, Make, Bash, objektorientierter Programmierung, C, C++.

Die obigen Listen sollen die allgemeine Art und den Umfang der Arbeit beschreiben und sind nicht als umfassende Liste aller Verantwortlichkeiten, Aufgaben und Fähigkeiten gedacht, die erforderlich sind, um qualifiziert zu sein und von dem ausgewählten Kandidaten ausgeführt zu werden. Sie werden die Möglichkeit haben, die Rolle während des Vorstellungsgesprächs besser zu verstehen.

Bei Ciena setzen wir uns dafür ein, ein Umfeld zu schaffen und zu fördern, in dem unsere Mitarbeiter sich respektiert, geschätzt und gehört fühlen. Ciena schätzt die Vielfalt seiner Belegschaft und respektiert seine Mitarbeiter als Individuen. Wir tolerieren keine Form von Diskriminierung. Ciena ist ein Arbeitgeber, der Chancengleichheit bietet, einschließlich Behinderungen und geschützten Veteranenstatus. Wenn Sie in Bezug auf eine Stellenanzeige kontaktiert werden, informieren Sie Ciena bitte über etwaige erforderliche Anpassungsmaßnahmen.