Senior Analog Signal Processing Engineer

Als globaler Marktführer für Hochgeschwindigkeitsverbindungen verpflichtet sich Ciena zu einem menschenorientierten Ansatz. Unsere Teams genießen eine Kultur, die sich auf die Priorisierung eines flexiblen Arbeitsumfelds konzentriert, das individuelles Wachstum, Wohlbefinden und Zugehörigkeit fördert. Wir sind ein Technologieunternehmen, das mit unserer Menschlichkeit führt – wir treiben unsere Geschäftsprioritäten neben bedeutenden sozialen, gemeinschaftlichen und gesellschaftlichen Auswirkungen voran.

Wir suchen einen Senior Analog & Mixed-Signal Engineer, der unser DSP-Team verstärkt. In dieser Rolle werden Sie das Design, die Modellierung und die systemweite Validierung von analogen und gemischten Signal-Subsystemen für nächste Generation Hochgeschwindigkeits-Coherent-Optik-Modems vorantreiben. Diese Position betont die Verhaltensmodellierung mit C++ und SystemC, eng integriert mit MATLAB-basierten Systemsimulationen, Firmware-Startabläufen und Laborvalidierung.

Sie werden an der Schnittstelle von analoger/digitaler Hardware, DSP, Firmware und elektro-optischen Subsystemen arbeiten und architektonische Entscheidungen vom frühen Konzept bis hin zum Silicon-Start und zur Produktbereitstellung beitragen.

• Definition und Überprüfung von systemweiten analogen und gemischten Signal-Funktionen für kohärente optische Modems.
• Entwicklung von Verhaltensmodellen für analoge und gemischte Signalblöcke unter Verwendung von C++ und SystemC, mit Schwerpunkt auf Firmware-Registerkarten-Schnittstellen, Steuerung, Beobachtbarkeit und Ausführungsgeschwindigkeit.
• Anwendung von C++ / SystemC-AMS zur Modellierung des kontinuierlichen und gemischten Verhaltens von PLLs, Taktsystemen, Filtern, DACs, ADCs, SerDes und verwandten Subsystemen.
• Aufbau, Unterstützung und Wartung von C++ und MATLAB-basierten Verifizierungsabläufen, einschließlich C++ MEX-Wrappern, die es ermöglichen, Verhaltensmodelle direkt innerhalb von Systemsimulatoren zu testen.
• Enge Zusammenarbeit mit analogen, digitalen, DSP-, Firmware- und Laborteams zur Abstimmung von Modellen, Spezifikationen und Validierungsplänen.
• Unterstützung des ASIC-Laborstarts und der Charakterisierung, Korrelation von Silizium- und Labordaten mit Verhaltensmodellen und Systemsimulationen.
• Planung und Terminierung von Entwurfsaufgaben; Spezifizierung der erforderlichen Ressourcen, Werkzeuge und Prozesse.
• Erstellung und Veröffentlichung von Entwurfsrichtlinien, Anleitungen und Setup-Anleitungen in Confluence.
• Mentoring von Junior-Ingenieuren und Beitrag zu Best Practices in der analogen Verhaltensmodellierung und systemweiten Validierung.

• Expertenverständnis für analoge und gemischte Signalverarbeitung in Hochgeschwindigkeitskommunikationssystemen.
• Nachgewiesene Erfahrung in der Erstellung von C++ und/oder SystemC-Verhaltensmodellen für hardwareadjazente Systeme.
• Demonstrierte Fähigkeit, auf Systemarchitekturebene zu arbeiten und gleichzeitig im realen analogen Verhalten und physischen Beeinträchtigungen verankert zu bleiben.
• Solides Verständnis der wichtigsten analogen Beeinträchtigungen, einschließlich Rauschen, Verzerrung, Nichtlinearität, Bandbreitenbeschränkungen, Jitter und Phasenrauschen sowie deren Auswirkungen auf die Modemleistung.
• Starke Intuition für die analoge-digitale Partitionierung, Leistungs- und Leistungshandelsstrategien sowie Kalibrierungsstrategien.
• Komfortabel beim Übersetzen von vage definierten Systemzielen in gut abgegrenzte analoge Architekturen und Spezifikationen.
• Fähigkeit, Ingenieure über Disziplinen hinweg zu betreuen und als technische Referenz für Entscheidungen zur analogen Signalverarbeitung zu dienen.
• Komfortabel in einer Linux-basierten Entwicklungsumgebung, Verwendung von Git und modernen kollaborativen Arbeitsabläufen.
• Klare technische Kommunikationsfähigkeiten und die Fähigkeit, effektiv über Disziplinen hinweg zu arbeiten.

• Postgradualer Abschluss in Physik oder Ingenieurwesen mit Schwerpunkt auf ASIC-Hardware, Kommunikationssystemen und/oder Regelungssystemen.

• C++, SystemC-AMS
• MATLAB, Simulink
• Python
• Cadence Virtuoso
• Cadence AMS Designer
• Xcelium AMS

Die jährliche Gehaltsspanne für diese Position liegt zwischen 109.000 und 174.000 CAD. Die Gehaltsspannen bei Ciena sind so gestaltet, dass sie Variationen in Wissen, Fähigkeiten, Erfahrungen, Marktbedingungen und Standorten berücksichtigen und unsere vielfältigen Produkte, Branchen und Geschäftsbereiche widerspiegeln.

Bitte beachten Sie, dass die bereitgestellten Informationen zur Gehaltsspanne speziell für den Hauptstandort gelten, der an erster Stelle aufgeführt ist, falls mehrere Standorte verfügbar sind. Nicht-Vertrieb-Mitarbeiter können Anspruch auf einen diskretionären Anreizbonus haben, während Vertriebsmitarbeiter Anspruch auf eine Verkaufsprovision haben können.

Zusätzlich zu einer wettbewerbsfähigen Vergütung bietet Ciena ein umfassendes Leistungspaket, einschließlich medizinischer, zahnärztlicher und augenärztlicher Pläne, Teilnahme an 401(K) (USA) & DCPP (Kanada) mit Unternehmensmatching, Mitarbeiteraktienkaufprogramm (ESPP), Mitarbeiterunterstützungsprogramm (EAP), vom Unternehmen bezahlte Feiertage, bezahlte Krankheitsurlaube und Urlaubszeit.

Wir halten uns auch an alle geltenden Gesetze bezüglich bezahlter Familienurlaube und anderer Abwesenheiten. Bei Ciena setzen wir uns dafür ein, ein Umfeld zu schaffen und zu fördern, in dem sich unsere Mitarbeiter respektiert, geschätzt und gehört fühlen. Ciena schätzt die Vielfalt seiner Belegschaft und respektiert seine Mitarbeiter als Individuen. Wir tolerieren keine Form von Diskriminierung. Ciena ist ein Arbeitgeber, der Chancengleichheit bietet, einschließlich Behinderungen und geschützten Veteranenstatus. Wenn Sie in Bezug auf eine Stellenanzeige kontaktiert werden, informieren Sie Ciena bitte über etwaige erforderliche Anpassungsmaßnahmen.