Gruppenleiter*in – Fine Pitch Assembly and Interconnect

Die Fraunhofer-Gesellschaft ist eine der weltweit führenden Organisationen für anwendungsorientierte Forschung. 75 Institute entwickeln wegweisende Technologien für unsere Wirtschaft und Gesellschaft – genauer: 32 000 Menschen aus Technik, Wissenschaft, Verwaltung und IT. Das Fraunhofer IZM ist ein weltweit führendes Forschungsinstitut auf dem Gebiet der Aufbau- und Verbindungstechnik für mikroelektronische Systeme.

Die angewandte Forschung auf dem Gebiet des Electronic Packaging fokussiert hierbei auf Technologieentwicklungen in den Bereichen Wafer Level System Integration und Verbindungstechnologien auf Board, Modul- und Package-Ebene. Schwerpunkte im Bereich Wafer Level Packaging setzen hier zukunftsträchtige Themen wie z. B. Heterogeneous Integration, Photonic & Electronic Integration, Chiplet & Interposer Technologien, Detector Modules, Sensorintegration sowie Quanten- und Neuromorphic-Computing.

Als Gruppenleiter*in leiten Sie ein motiviertes Team aus wissenschaftlichen und technischen Mitarbeitenden in der Mikroelektronik, welches zuständig ist für die Entwicklung von Flip Chip Bonden und anderen Bondverfahren für die Aufbau- und Verbindungstechnik, insbesondere für das Wafer-Level-Packaging. Mit ca. 50 Mitarbeitenden entwickelt die Abteilung „Wafer Level System Integration“ (WLSI) Advanced-Packaging- und Systemintegrations-Technologien und bietet kundenspezifische Lösungen für mikroelektronische Produkte.

Sie sind verantwortlich für:

• die strategische und wirtschaftliche Ausrichtung und Entwicklung der Gruppe „Fine Pitch Assembly and Interconnects“ (FPAI) in enger Abstimmung mit der Abteilungsleitung
• Personalführung sowie Ausbau der wissenschaftlichen Expertise der Gruppe FPAI, hierzu gehört die Koordination der Arbeitsaufgaben sowie strategischen Personalentwicklung
• Koordination der Akquise von Industrieprojekten und öffentlich geförderten Projekten auf nationaler und internationaler Ebene zur Finanzierung der Gruppe
• Entwicklung von Wafer-Level-Packaging Technologien und Prototypen mit Industriepartnern und Forschungsinstitutionen in einem ISO3-5 Reinraum
• Arbeiten im ISO5-Reinraum mit einer Ausstattung von derzeit neun Flip-Chip- bzw. Die-Bondern
• Verantwortung für den technologischen Prozessbereich einschließlich modernstem Flip-Chip-Assembly-Equipment und angrenzender Prozesse

Voraussetzungen:

• Abgeschlossenes wissenschaftliches Hochschulstudium (vorzugsweise Materialwissenschaft, Physik, Mikrosystemtechnik, Elektrotechnik) mit mehrjähriger Berufs- und Projekterfahrung in den Ingenieurwissenschaften, eine abgeschlossene Promotion ist vorteilhaft
• Umfangreiches technologisches Wissen im Bereich der Halbleitertechnologie, Materialwissenschaft und Elektrotechnik, insbesondere tiefgehende Kenntnisse im Bereich der Flip Chip Montage
• Hohe Motivation an der Mitwirkung von Forschungs- und Entwicklungsaufgaben zur Weiterentwicklung von industrienahen Lösungen
• Fähigkeit, Probleme ganzheitlich zu erfassen und innovative Lösungsideen individuell und in kooperativer Arbeit zu entwickeln
• Ausgeprägte und offene Kommunikation sowie gutes Organisationsvermögen und Umsetzungsstärke zur Mitarbeit/Anleitung interdisziplinärer Teams
• Sehr gute Deutsch- und Englischkenntnisse in Wort und Schrift

Wir bieten:

• Eine abwechslungsreiche Tätigkeit in einem aufgeschlossenen, motivierten Team mit Freiraum zur Umsetzung eigener Ideen
• Strukturierte und engagierte Einarbeitung durch Kolleg*innen des bestehenden Teams
• Umfangreiche und zielgerichtete Weiterbildungsmöglichkeiten
• Urlaubsanspruch von 30 Tagen, Jahressonderzahlung nach TVöD Bund sowie betriebliche Altersvorsorge (VBL)
• Flexible Arbeitszeiten und Lösungen zur Gewährleistung der Vereinbarkeit von Familie und Beruf sowie einer guten Work-Life-Balance
• Vergünstigtes Firmen- bzw. Deutschlandticket der BVG
• Gute Verkehrsanbindung (S1, S2, S25, S26, U6, U8) und kostenlose Parkplätze