Senior Digital Design Engineer

Ein tiefes Tech-Start-up im Bereich Halbleiter, das die Hochgeschwindigkeitsdatenkommunikation neu definiert, sucht zur Verstärkung seines Teams einen Mid-Level & Senior Design Engineer in Aachen. Wir suchen vielseitige Digital Design Engineers mit starker Expertise in entweder Frontend RTL Design, Backend physikalische Implementierung oder idealerweise beidem. Sie werden zur Entwicklung von Hochleistungs-Digital- und Mixed-Signal-ICs in fortschrittlichen Technologieknoten wie 22FDX und anderen FinFET/FD-SOI-Prozessen beitragen.

Verantwortlichkeiten:

• Eigenverantwortung für RTL-Design und Mikroarchitektur digitaler Subsysteme (z.B. DSP-Blöcke, Steuerlogik, Schnittstellen).
• Entwicklung und Optimierung des Backend-Flows, einschließlich Synthese, Floorplanning, Platzierung und Routing (P&R), Timing-Abschluss und Abnahme (STA, LVS, DRC).
• Durchführung der Logiksynthese und enge Zusammenarbeit mit physikalischen Designteams, um einen sauberen Übergang und die Ausrichtung über digitale und gemischte Signalgrenzen hinweg sicherzustellen.
• Unterstützung der Integration digitaler Blöcke mit analogen/gemischten Signal-Subsystemen.
• Erstellung von Dokumentationen, Testbenches und Unterstützung beim Post-Silicon-Betrieb und Debugging.
• (Für Senior-Level-Kandidaten) Leitung der Blockarchitektur, Mentoring von Junior-Designern und Anleitung bei Entscheidungen zur Designmethodik.

Ihr Profil:

• Starke Kenntnisse im RTL-Design mit SystemVerilog/VHDL, digitaler Verifikation und Skripting (Python, Tcl usw.).
• Erfahrung mit EDA-Tools von Cadence, Synopsys oder Mentor für Logiksynthese, statische Timing-Analyse und Backend-Implementierung.
• Vertrautheit mit Low-Power-Design-Techniken, Clock Domain Crossing (CDC) und hierarchischem SoC-Design.
• Praktische Erfahrung in der physikalischen Implementierung (Floorplanning, P&R, CTS, STA, DRC, LVS).
• Erfahrung mit modernen Prozessknoten, insbesondere 22FDX, 16/12nm FinFET oder ähnlichem.
• Gutes Verständnis der Integration von Mixed-Signal, Top-Level-Montage und Testbarkeit (DFT ist ein Plus).
• Starke Problemlösungsfähigkeiten, Aufmerksamkeit für Details und die Fähigkeit, selbstständig zu arbeiten.

Qualifikationen:

• Mid-Level: 3–5 Jahre relevante Erfahrung im digitalen IC-Design.
• Senior-Level: 6+ Jahre, mit Verantwortung für IP/SoC-Blöcke oder Backend-Flows.
• MSc oder PhD in Elektrotechnik, Mikroelektronik oder einem verwandten Bereich.

Was wir bieten:

• Eine hoch technische und wirkungsvolle Rolle in einem schnell wachsenden Halbleiter-Startup.
• Die Möglichkeit, an ICs für Datenwandler der nächsten Generation und drahtlosen Kommunikationssystemen zu arbeiten.
• Wettbewerbsfähiges Gehalt, Eigenkapital (VESOP) und Sozialleistungen.
• Eine offene, internationale Teamkultur, die Innovation und Eigenverantwortung schätzt.
• Flexibilität am Arbeitsort und ein Fokus auf echte Ergebnisse.

Interessiert? Bewerben Sie sich direkt über LinkedIn oder senden Sie Ihren Lebenslauf an george@eu-recruit.com.