System on Chip (SoC) Verification Engineer (all genders)

Willkommen am Fraunhofer-Institut für Integrierte Schaltungen IIS, mit Sitz in Erlangen! Als größtes Institut innerhalb der Fraunhofer-Gesellschaft führen wir seit über 30 Jahren Forschung in verschiedenen Bereichen wie künstliche Intelligenz, Mikroelektronik, Sensorsysteme, Datenerfassung, Signalverarbeitung und Signalübertragung durch. Talentierte Personen aus verschiedenen Ingenieur- und Naturwissenschaftsdisziplinen finden unter einem Dach eine Vielzahl spannender Forschungsthemen.

Wir bringen Chipdesign zurück nach Europa! Für ein technologisch unabhängiges Europa haben wir uns zum Ziel gesetzt, das Fraunhofer IIS bis 2026 zu einem europäischen IC-Design-Zentrum für vertrauenswürdige und energieeffiziente Hochgeschwindigkeits-ICs zu entwickeln.

Verantwortlichkeiten

• Verstehen der Nuancen von RISC-V-Architekturen und branchenüblichen Low-Power-Architekturen zur Erstellung von Block-/Chip-Level-Testbenches unter Verwendung von Best-in-Class-Verifizierungsmethoden.
• Übersetzen von Entwurfsspezifikationen in umfassende Verifizierungspläne in Zusammenarbeit mit Systemarchitekten.
• Entwickeln und Pflegen wiederverwendbarer Testbenches für IP/Block-Level-Verifizierung und Unterstützung der IP-Integrationsverifizierung.
• Erstellen von intelligenten, zufallsbasierten und gezielten Testfällen, die auf RISC-V SoCs zugeschnitten sind.
• Erstellen und Analysieren von Abdeckungsmodellen sowie Verfeinern von Tests zur Schließung von Abdeckungs-Lücken.
• Debuggen von Testfehlern, Verwalten von Fehlerverfolgung und Sicherstellen der Abdeckungs-Schließung.
• Leiten von Verifizierungsüberprüfungen zur Wahrung der Codierungsqualität und bewährter Verfahren in der SoC-Verifizierung.
• Vorbereiten, Ausführen und Auswerten von Regressionstests.

Was Sie mitbringen

• Hochschulabschluss in Elektrotechnik, IT/Informatik oder einem verwandten Bereich.
• Solides Verständnis des digitalen Logikdesigns und der RISC-V-basierten SoC-Architektur.
• Nachweisbare Erfahrung mit SystemVerilog und UVM-basierten Verifizierungsumgebungen.
• Sehr gute Englisch- und gute Deutschkenntnisse.
• Proaktive und unabhängige Denkweise.

Nice to Have

• Vertrautheit mit C/C++, Assemblersprachen und objektorientierten Sprachen wie Python.
• Kenntnisse über branchenübliche Schnittstellen und Busprotokolle (z.B. AXI).
• Erfahrung mit IP-Verifizierungsmethoden, Integrationsverifizierung spezifisch für RISC-V und eingebettete CPU-Verifizierung.
• Interesse an Low-Power-Verifizierungstechniken und formalen Verifizierungstools (z.B. JasperGold).

Was Sie erwarten können

• Eine freundliche und unterstützende Arbeitsatmosphäre innerhalb eines internationalen Teams.
• Arbeiten mit Kunden und Partnern weltweit in einem hochinnovativen Umfeld.
• Großzügige kreative Freiheit zur Entwicklung und Umsetzung von Ideen.
• Top-Ausstattung und regelmäßige Schulungen.
• Flexible Arbeitszeiten: Balance zwischen Privat- und Berufsleben.
• Karriereprogramm „Fraunhofer TALENTA“.

Die Position ist zunächst auf 2 Jahre befristet, mit dem Ziel, sie anschließend zu verlängern. Die wöchentliche Arbeitszeit beträgt 39 Stunden. Die Position kann auch in Teilzeit besetzt werden, wobei jedoch eine möglichst vollzeitnahe Besetzung bevorzugt wird.

Wir schätzen und fördern die Vielfalt der Fähigkeiten unserer Mitarbeiter und begrüßen daher alle Bewerbungen – unabhängig von Alter, Geschlecht, Nationalität, ethnischer und sozialer Herkunft, Religion, Weltanschauung, Behinderung, sexueller Orientierung und Identität.

Bereit für eine Veränderung? Bewerben Sie sich jetzt und machen Sie einen Unterschied! Bitte reichen Sie ein Anschreiben, Ihren Lebenslauf und Ihre Notenübersichten ein.

Haben Sie Fragen zum Bewerbungsprozess? Unsere Recruiterin Nina Wörlein ist für Sie da: Telefon +49 9131 776-1678.