Doktorand*in KI-Hardware-Architektur: Cache-Computing für LLMs (FPGA & ASIC)- Bewerben über Stepstone

Die Fraunhofer-Gesellschaft ist eine der weltweit führenden Organisationen für anwendungsorientierte Forschung. 75 Institute entwickeln wegweisende Technologien für unsere Wirtschaft und Gesellschaft – genauer: 32 000 Menschen aus Technik, Wissenschaft, Verwaltung und IT. Die Forschungsgruppe „System on Chip“ am Fraunhofer IMS entwickelt energieeffiziente KI-Beschleuniger auf Basis von RISC-V vom RTL-Entwurf über FPGA-Prototypen bis hin zur ASIC-Implementierung. In enger Kooperation mit der Universität Duisburg-Essen (Lehrstuhl Elektronische Bauelemente und Schaltungen) haben wir bereits mehrere Chip-Tapeouts erfolgreich durchgeführt und publizieren regelmäßig auf internationalen Konferenzen.

Ihre Mission: Im deutsch-taiwanesischen Forschungsprojekt STICAM (Secure Transformers in Cache Memory) erforschen Sie eine völlig neue Architekturklasse – sogenannte Compute-in-Cache-Architekturen –, die große Sprachmodelle (LLMs) datenschutzkonform und mit nur 1–5 Watt direkt auf Edge-Geräten ausführbar machen. Ihre Ergebnisse schaffen die Grundlage dafür, dass Anwendungen in Smart Health, Robotik und sicherer Mensch-Maschine-Interaktion künftig ohne Cloud-Anbindung funktionieren – ein entscheidender Vorteil für Datenschutz, Latenz und Energieeffizienz.

Aufgaben:

• Sie erarbeiten den Stand der Wissenschaft zu cache-zentrischen Beschleunigerarchitekturen, Processing-in-Memory und Transformer-Inferenz unter Ressourcenbeschränkungen. Daraus leiten Sie offene Forschungsfragen für Ihre Dissertation ab.
• Sie entwickeln formale Modelle, die den Trade-off zwischen Speicher- und Rechenfunktion in rekonfigurierbaren Cache-Architekturen beschreiben. Dabei identifizieren Sie fundamentale Effizienzgrenzen (Energie, Latenz, Fläche) und leiten Designprinzipien daraus ab.
• Hierfür nutzen Sie Python-basierte Modellierungs-Frameworks sowie Cycle-Accurate-Simulationen.
• Im Anschluss überführen Sie Ihre Architekturkonzepte in synthetisierbares RTL (SystemVerilog/VHDL) und validieren diese auf Xilinx/AMD-FPGAs in unserem Labor.
• Sie arbeiten im Kontext eines RISC-V-basierten SoC und erheben reale Messdaten (Performance, Energieverbrauch) zur Verifikation Ihrer analytischen Modelle.
• In regelmäßigen Projektmeetings (ca. monatlich) und bei Forschungsaufenthalten in Taiwan stimmen Sie sich mit den Partnern ab und integrieren Ihre Ergebnisse in das Gesamtsystem.
• Langfristig bereiten Sie gemeinsam eine ASIC-Implementierung vor.
• Sie veröffentlichen Ihre Ergebnisse auf internationalen Konferenzen (z. B. DATE, DAC, ISSCC) und in Fachjournals.
• Zudem betreuen Sie Bachelor-/Masterarbeiten und studentische Hilfskräfte, die an Teilaspekten Ihres Themas arbeiten.

Profil:

• Mindestqualifikation: Sehr gut abgeschlossenes wissenschaftliches Studium (Master/Uni-Diplom) in Elektrotechnik, Informatik, Technischer Informatik, Physik mit sehr guten Noten.
• Praktische Erfahrungen im Bereich digitaler Hardwareentwurf, insbesondere RTL-Design mit VHDL oder SystemVerilog.
• Grundkenntnisse in Rechnerarchitektur, insbesondere Cache-Hierarchien, Speichersysteme und/oder Prozessordesign.
• Sehr gute Deutsch- und Englischkenntnisse für die Zusammenarbeit in einem internationalen Umfeld.

Wünschenswerte Qualifikationen:

• Erfahrung mit RISC-V-Architektur oder Prozessorentwurf.
• Erste praktische Erfahrungen mit FPGA-Implementierungen, vorzugsweise auf Xilinx/AMD-Plattformen.
• Kenntnisse im Bereich KI-Hardware-Beschleuniger, Transformer-Architekturen oder Processing-in-Memory.
• Grundkenntnisse in ASIC-Design-Flows (Synthese, Place & Route, Timing-Analyse).
• Programmierkenntnisse in Python und/oder C/C++ für Modellierung und Automatisierung.

Wir bieten:

• Promovieren Sie innerhalb von 3 Jahren in einem anwendungsorientierten Thema an der Schnittstelle von Rechnerarchitektur, KI-Hardware und Edge Computing.
• Sie können für Ihre praktischen Arbeiten auf institutseigene FPGA-Labore, EDA-Toolchains und Simulationsinfrastruktur zugreifen.
• Lehrverpflichtungen werden Ihnen nicht übertragen.
• Der Doktorgrad wird von der Universität Duisburg-Essen verliehen.
• Im Rahmen des internationalen STICAM-Projekts werden Sie an mehrwöchigen Forschungsaufenthalten bei den taiwanesischen Partnerinstitutionen teilnehmen und auf internationalen Konferenzen zu publizieren.
• Neben der Betreuung durch eine institutsinterne Fachperson findet ein regelmäßiger organisierter Austausch über den wissenschaftlichen Stand Ihrer Arbeit im Rahmen eines Doktormütter/-vätergremiums statt.
• Während der Promotionszeit werden Sie durch begleitende Angebote unterstützt.
• So profitieren Sie u. a. von regelmäßigen Promovenden-Coachings und lernen bereits während Ihrer Promotion professionelle Methoden des Projektmanagements sicher anzuwenden und bei der Projektakquise zu unterstützen.
• Bei fristgerechter Einreichung der Dissertation gibt es die Option im Rahmen eines Anschlussvertrags die Forschungsarbeiten weiter zu vertiefen bzw. in andere Bereiche zu wechseln.
• Die Vollzeitstelle als Doktorand*in mit halber Vergütung bietet 50 % der Zeit für Ihre Promotion sowie 50 % für die Mitarbeit in Forschungsprojekten als wissenschaftliche*r Mitarbeiter*in.
• Flexible Arbeitszeiten (Gleitzeit mit integrierter Kernarbeitszeit von 9:30–15:00 Uhr, Freitag von 9:30–13:00 Uhr) und mobiles Arbeiten an bis zu zwei Tagen pro Woche für eine bessere Vereinbarkeit von Beruf und Privatleben.
• Betriebliche Altersvorsorge (VBL) und Zuschuss zum Deutschland-Ticket.
• Sehr gute Verkehrsanbindung mit ÖPNV/Auto sowie kostenlose Parkplätze und Fahrradstellplätze für Mitarbeitende.
• Unterstützungsangebote zur Vereinbarkeit von Familie und Beruf: Mit-Kind-Büro, Kindernotbetreuung und Beratungsleistungen zu Homecare-Eldercare etc. in Kooperation mit dem pme Familienservice.
• Corporate Benefits: Vergünstigte Angebote namhafter Hersteller und Marken.

Bitte bewirb dich aus Datenschutzgründen ausschließlich über Stepstone.de.