Gruppenleiter*in Advanced Digital ASIC & FPGA Design

Im Fokus unserer Forschungsgruppe „System on a chip“ stehen effiziente digitale Architekturen für anspruchsvolle Embedded- und Low-Power-Anwendungen – von RISC‑V‑basierten Systemen über KI‐Beschleuniger und UCIe‑Schnittstellen bis hin zu hochspezialisierten State Machines. Unsere Entwicklungen realisieren wir sowohl auf FPGA‑Plattformen als auch in Halbleitertechnologien von 180 nm bis 22 nm und begleiten sie durchgängig von der ersten Idee über Konzept und Implementierung bis hin zur erfolgreichen Überführung in reale Anwendungen und in die Serienproduktion. Damit schaffen wir die Grundlage für KI in Edge‑Systemen und für eine neue Generation intelligenter Sensorik.

Gemeinsam wollen wir darüber hinaus den Bereich der Chiplet‑Entwicklung für die 2.5D/3D‑Heterointegration weiter ausbauen und insbesondere unsere intelligente CMOS‑Steuerelektronik für photonische integrierte Schaltungen (PIC) entscheidend voranbringen.

Was Sie bei uns tun

• Ein zentraler Bestandteil Ihrer Rolle ist die fachliche und disziplinarische Führung eines wachsenden Teams. Sie schaffen dafür fachliche Leitplanken, unterstützen als erfahrene*r Sparring-Partner*in und ermöglichen Raum für Austausch und Qualifizierung.
• Sie koordinieren die Projektlandschaft Ihrer Gruppe so, dass Ressourcen sinnvoll eingesetzt werden und Ihre Mitarbeitenden sich auf ihre fachliche Arbeit konzentrieren und dadurch exzellente Forschungsergebnisse erbringen können.
• Mit einem klaren Blick für Zeitpläne, Budgets und Meilensteine steuern Sie als Projektleiter*in auch eigene größere Projekte.
• Über das Tagesgeschäft hinaus treiben Sie die strategische Weiterentwicklung Ihrer Gruppe voran. Sie beobachten technologische Trends und Marktbedarfe, identifizieren neue Potenziale und übersetzen diese in zukunftsfähige Forschungsthemen im Bereich digitaler integrierter Systeme.
• Sie akquirieren gemeinsam mit unseren Geschäftsfeldern neue Forschungs‑ und Entwicklungsprojekte. Dazu sprechen Sie gezielt potenzielle Industriekunden an oder bilden Konsortien, um öffentliche Projektanträge (z. B. BMFTR, EU) zu erarbeiten.
• Zur aktiven Netzwerkpflege vertreten Sie Ihre Gruppe auf Messen, Konferenzen und Workshops und präsentieren dort Forschungsergebnisse, Ideen und Kooperationsangebote.

Mindestqualifikationen

• Abgeschlossenes Hochschulstudium (M.Sc. oder Uni‑Diplom), gerne mit Promotion, in Elektrotechnik oder Technischer Informatik.
• Erfahrung in der Entwicklung digitaler integrierter Schaltungen und Systeme für ASIC‑Lösungen unter 45 Nanometer sowie in der Leitung von Forschungs‑ oder Entwicklungsprojekten.
• Kenntnisse im digitalen Schaltungsentwurf, in SoC‑Architekturen und/oder Hardwarebeschleunigern.
• Sicherer Umgang mit Entwicklungswerkzeugen für die digitale ASIC‑ und FPGA‑Entwicklung, wie z. B. dem Cadence Digital Design Flow oder der AMD Vivado Design Suite.
• Konstruktive, zukunftsgerichtete Haltung und der Anspruch, die Weiterentwicklung der Gruppe aktiv zu gestalten.
• Strukturierte und vorausschauende Arbeitsweise, um Projekte und Ressourcen effizient zu orchestrieren, Fokus zu ermöglichen und ein verlässliches Arbeitsumfeld für das Team zu schaffen.
• Sichere Priorisierungs- und Abstimmungsfähigkeit in Deutsch und Englisch, um Interessen klar zu vertreten, Entscheidungen fundiert herbeizuführen und eine stringente Zusammenarbeit mit übergeordneten Projektstrukturen zu gewährleisten.

Wünschenswerte Qualifikationen

• Erfahrung im FPGA‑Design.
• Erfahrungen in der Akquise von Industrieprojekten.

Was Sie erwarten können

• Sie prägen die inhaltliche Ausrichtung Ihrer Gruppe aktiv mit – von der Themenfindung über die Projektlandschaft bis hin zur strategischen Weiterentwicklung neuer Forschungsfelder (z. B. Chiplets, PIC).
• Vielfältige Möglichkeiten zur fachlichen und persönlichen Weiterentwicklung, unter anderem durch gezielte Schulungen und den Austausch in wissenschaftlichen und industriellen Netzwerken.
• Flexible Arbeitszeiten (Gleitzeit mit integrierter Kernarbeitszeit von 9:30 – 15:00 Uhr, Freitag von 9:30 – 13:00 Uhr) sowie mobiles Arbeiten bis zu zwei Tage pro Woche für eine bessere Vereinbarkeit von Beruf und Privatleben.
• Betriebliche Altersvorsorge (VBL) und Zuschuss zum Deutschland‑Ticket Job.
• Sehr gute Verkehrsanbindung mit ÖPNV/Auto (Bushaltestelle in 50 m Entfernung, Autobahnanbindung Kreuz Kaiserberg) sowie kostenlose Parkplätze und abschließbare Fahrradstellplätze für Mitarbeitende.
• Kostenlose Vorsorgeangebote wie etwa jährliche Grippeschutzimpfung oder Sehtests.
• Unterstützungsangebote zur Vereinbarkeit von Familie und Beruf: Mit‑Kind‑Büro, Kindernotbetreuung und Beratungsleistungen zu Homecare‑Eldercare etc. in Kooperation mit dem pme Familienservice.
• Corporate Benefits: vergünstigte Angebote namhafter Hersteller und Marken.

Wir wertschätzen und fördern die Vielfalt der Kompetenzen unserer Mitarbeitenden und begrüßen daher alle Bewerbungen – unabhängig von Alter, Geschlecht, Nationalität, ethnischer und sozialer Herkunft, Religion, Weltanschauung, Behinderung sowie sexueller Orientierung und Identität. Schwerbehinderte Menschen werden bei gleicher Eignung bevorzugt eingestellt. Die Stelle ist zunächst auf 3 Jahre befristet, wir streben jedoch eine längerfristige Zusammenarbeit an. Die wöchentliche Arbeitszeit beträgt 39 Stunden. Die Stelle kann auch in Teilzeit besetzt werden. Anstellung, Vergütung und Sozialleistungen basieren auf dem Tarifvertrag für den öffentlichen Dienst (TVöD). Zusätzlich kann Fraunhofer leistungs- und erfolgsabhängige variable Vergütungsbestandteile gewähren.