Senior/Principal Researcher: Next-generation NPU and Agentic CPU Micro-architecture

Senior/Principal Researcher: Next-generation NPU and Agentic CPU Micro-architecture

Vollzeit 80000 - 110000 € / Jahr (geschätzt) Kein Homeoffice möglich
H

Auf einen Blick

  • Aufgaben: Untersuchen und prototypisieren Sie neue Architekturfunktionen für NPUs und agentische CPUs.
  • Unternehmen: Arbeiten Sie in einem Team von Weltklasse-Wissenschaftlern und Ingenieuren in Zürich.
  • Vorteile: Zugang zu modernster Technologie, wettbewerbsfähiges Gehalt und Möglichkeiten zur beruflichen Weiterentwicklung.
  • Weitere Informationen: Veröffentlichen Sie Forschungsarbeiten auf Top-Konferenzen wie ASPLOS und ISCA.
  • Warum dieser Job: Seien Sie Teil innovativer Projekte, die einen Unterschied machen.
  • Qualifikationen: PhD in Informatik oder Elektrotechnik und starke Kenntnisse in Computerarchitektur erforderlich.

Das prognostizierte Gehalt liegt zwischen 80000 - 110000 € pro Jahr.

Verantwortlichkeiten: Die Forschung untersucht die nächste Generation von Neural Processing Units (NPUs), mit besonderem Fokus auf die Kern-Mikroarchitektur. Dies umfasst das Frontend (Branch Prediction, BTB, Instruction Prefetchers), Registerdateien, Issue- und Wake-up-Logik, skalare funktionale Einheiten, vektorielle funktionale Einheiten und Tensor-Einheiten; das Backend (TLBs, L1, Scratchpads); sowie die breiteren Cache-Hierarchien und Speichersysteme, die sie speisen. Parallel dazu wird an einer neuen Generation von CPUs gearbeitet, die auf die agentische KI-Ära zugeschnitten sind. Da agentenbasierte Systeme nun nicht nur auf der GPU/NPU, sondern auch auf der CPU Zeit verbringen – zur Handhabung von Toolaufrufen, Agentenlogik-Planung, Kontextmanagement und ähnlichen Aufgaben – muss die CPU widerstandsfähig gegenüber burstartiger Berechnung sein und in der Lage sein, schnell zwischen Kontexten zu wechseln, ohne die Ressourcen zu überlasten und die begrenzten On-Chip-Kontexte, die die heutigen Designs einschränken (die meisten unterstützen nur 2-Wege-SMT). Untersuchen und prototypisieren Sie neue architektonische Merkmale, einschließlich, aber nicht beschränkt auf:

  • NPU-Kern-Mikroarchitektur: Erforschen Sie Frontend-Mechanismen (Branch Prediction, BTB, Instruction Prefetching), die Organisation von Registerdateien, Issue- und Wake-up-Logik sowie das Design von skalaren, vektoriellen und tensoralen funktionalen Einheiten, um den Durchsatz und die Auslastung für KI-Workloads zu maximieren.
  • NPU-Backend und Speichersystem: Untersuchen Sie Backend-Strukturen einschließlich TLBs, L1-Caches und Scratchpads sowie Cache-Hierarchien und Speichersysteme, die hohe Bandbreite und niedrige Latenz zu den Recheneinheiten aufrechterhalten.
  • Agentische CPU-Architektur: Entwerfen Sie CPUs, die auf agentische KI zugeschnitten sind, bei denen der Prozessor Toolaufrufe, Agentenlogik-Planung und Kontextmanagement neben beschleunigergebundenen Arbeiten behandelt.
  • Widerstandsfähigkeit gegenüber burstartiger Berechnung und Kontextwechsel: Entwickeln Sie architektonische Unterstützung für schnellen Kontextwechsel und hohe Thread-Level-Konkurrenz, die über das konventionelle 2-Wege-SMT hinausgeht und die On-Chip-Ressourcenüberlastung und die begrenzte Kontextkapazität aktueller Designs mindert.

Produzieren und präsentieren Sie Forschungsarbeiten auf erstklassigen Konferenzen und in Fachzeitschriften (z.B. ASPLOS, ISCA, MICRO, HPCA). Etablieren und pflegen Sie Kooperationen mit führenden akademischen Institutionen und Fakultäten. Mentoren und unterstützen Sie junge Forscher und Praktikanten in ihrer beruflichen Entwicklung.

Anforderungen: PhD in Informatik, Elektrotechnik oder einem verwandten Bereich. Starker Hintergrund in Computerarchitektur und Mikroarchitektur ist ein Muss. Kreativität und die Fähigkeit, außerhalb der Box zu denken, um innovative Technologien zu entwickeln. Forschungserfahrung und/oder fundierte Kenntnisse in mindestens einem der folgenden Bereiche:

  • Computerarchitektur und Mikroarchitektur: Computerarchitektur und Mikroarchitektur moderner Intel/ARM/AMD-CPUs, Nvidia-GPUs oder Googles TPUs.
  • Erfahrung mit Computerarchitektur-Simulatoren: Gem5, ChampSim, Sniper, ZSim oder QFlex.
  • Vektor- und Matrixerweiterungen: ARM SVE/SME oder Intel SSE/AVX/AMX.
  • GPU-Programmiermodell: Verständnis von CUDA-Kernen und PTX/SASS-Anweisungen.
  • Mikroarchitektur-Charakterisierung: Verständnis von Profilierung und Charakterisierung sowie Engpassanalyse von Anwendungen auf CPU/GPUs über Performance Monitoring Units (PMUs).

Nachweisliche Erfolge beim Veröffentlichen von Forschungsarbeiten in erstklassigen Konferenzen oder Fachzeitschriften. Hervorragende analytische, problemlösende und systematische Denkfähigkeiten. Starke Entwicklungs- und Prototyping-Fähigkeiten sind ein Muss. Starke zwischenmenschliche Fähigkeiten, mit einem kooperativen Geist und der Fähigkeit, unabhängig zu arbeiten.

Warum uns beitreten: Zusammenarbeit mit Wissenschaftlern und Ingenieuren von Weltklasse in einer offenen, neugiergesteuerten Umgebung; Zugang zu modernster Technologie und Werkzeugen; Möglichkeiten für berufliches Wachstum und Entwicklung; wettbewerbsfähiges Gehalt und eine hohe Lebensqualität in Zürich, im Herzen Europas; Last but not least: Teil innovativer Projekte sein, die einen Unterschied machen.

Senior/Principal Researcher: Next-generation NPU and Agentic CPU Micro-architecture Arbeitgeber: Huawei Switzerland

Huawei Schweiz bietet eine inspirierende Arbeitsumgebung in Zürich, die von Innovation und Zusammenarbeit geprägt ist. Als Senior SoC Architect & Researcher haben Sie die Möglichkeit, an bahnbrechenden Projekten zu arbeiten und Ihre Expertise in einem dynamischen Team einzubringen. Das Unternehmen fördert aktiv das Wachstum seiner Mitarbeiter durch kontinuierliche Weiterbildung und bietet attraktive Benefits, die eine ausgewogene Work-Life-Balance unterstützen.

H

Kontaktdaten:

Huawei Switzerland Recruiting-Team

Wir glauben, dass du diese Fähigkeiten brauchst, um Senior/Principal Researcher: Next-generation NPU and Agentic CPU Micro-architecture mit Bravour zu bestehen

Neural Processing Units (NPUs)
Micro-Architektur
Frontend Mechanismen (Branch Prediction, BTB, Instruction Prefetching)
Register File Organisation
Issue und Wake-Up Logik
Skalare, Vektor- und Tensor-Funktionseinheiten
TLBs und L1 Caches