(Senior) Researcher - Wafer-Scale System: Computation (LLM) and Communication (NoC) Co-Design

Huawei’s vision is es, das Leben durch Kommunikation und intelligente Innovationen zu bereichern. Als globaler Marktführer in der Informations- und Kommunikationstechnologie (IKT) treibt Huawei Innovationen in den Bereichen künstliche Intelligenz, Cloud-Computing und intelligente Gerätetechnologien voran. Durch seine Carrier-, Enterprise- und Consumer-Geschäftsbereiche liefert das Unternehmen fortschrittliche Netzwerk-Infrastrukturen, Cloud- und KI-Plattformen sowie branchenführende Geräte. Huawei unterstützt 45 der 50 größten Telekommunikationsanbieter der Welt und bedient ein Drittel der globalen Bevölkerung mit Aktivitäten in über 170 Ländern und einer Belegschaft von mehr als 200.000 Mitarbeitern. Huawei Technologies Switzerland AG trägt zu dieser Innovation durch modernste Forschung bei, mit Büros in Zürich und Lausanne, die sich auf Hochleistungsrechnen, Computerarchitektur, Computer Vision, Robotik, künstliche Intelligenz, neuromorphe Computer, drahtlose Technologien, Netzwerke und verwandte Bereiche konzentrieren.

In dieser Stellenanzeige suchen wir einen hochmotivierten und visionären Forscher, der unserem Team beitritt, das sich auf chiplet-basierte Computersysteme konzentriert. Diese Rolle umfasst Forschung und Entwicklung in chiplet-basierten Architekturen, mit dem Ziel, die Leistungs- und Skalierbarkeitsgrenzen traditioneller Rechenplattformen zu überwinden.

Verantwortlichkeiten

• Durchführung von bahnbrechender Forschung zum Co-Design von Kommunikation und Berechnung für wafer-scale Systeme.
• Fokus auf die Architektur von Networks-on-Chip, die skalierbare, hochbandbreitige und ultra-niedrig-latente Verbindungen bieten, die mehrere Chips effizient überbrücken und eine feingranulare Datenbewegung unterstützen.
• Optimierung und Zuordnung von Trainings- und Inferenzlasten zur vollständigen Ausnutzung der wafer-scale Ressourcen, Verbesserung der Leistung, Skalierbarkeit und Energieeffizienz durch intelligente Aufgabenplatzierung und -planung.
• Untersuchung verschiedener Aspekte des Systemdesigns, einschließlich: Design von Network-on-Chip, einschließlich Topologie-Exploration, Routing-Algorithmen und Protokoll-/Flusskontrolldesign zur Unterstützung von hochdurchsatzfähiger kollektiver Kommunikation, niedriger Latenz-Synchronisation und effizientem Modell-/Datenparallelismus.
• Ausdrücken und Zuordnen von LLM-Parallelismus zu Wafer-Scale-Systemen, die LLM-Parallelismus vereinfachen (z.B. Tensor-, Pipeline- und Datenparallelismus) und Trainings- und Inferenzlasten effizient auf Wafer-Scale-Systeme abbilden.
• Veröffentlichung hochwertiger Forschung in erstklassigen Konferenzen und Fachzeitschriften (z.B. ISCA, MICRO, HPCA, ASPLOS usw.).

Anforderungen

• Doktortitel in Elektrotechnik, Computertechnik, Informatik oder einem eng verwandten Bereich.
• Starker Hintergrund in Interconnectionsnetzwerken und Computerarchitektur ist ein Muss.
• Nachgewiesene Forschungsexpertise in einem oder beiden der folgenden Bereiche: Network-on-Chip (NoC) Architektur, einschließlich Routing, Flusskontrolle, Topologien und Leistungsmodellierung.
• LLM-Parallelverarbeitung und Co-Design, einschließlich Arbeitslastzerlegung, Kommunikation-Berechnung-Überlappung und Zuordnung zu Hochleistungsinterkonnektoren.
• Nachweisliche Publikationshistorie in relevanten peer-reviewed Publikationen.
• Exzellente analytische, problemlösende und systematische Denkfähigkeiten.
• Starke mündliche und schriftliche Kommunikationsfähigkeiten sowie die Fähigkeit, sowohl unabhängig als auch im Team interdisziplinär zu arbeiten.

Warum uns beitreten?

• Zusammenarbeit mit Wissenschaftlern und Ingenieuren von Weltklasse in einer offenen, neugiergesteuerten Umgebung;
• Zugang zu modernster Technologie und Werkzeugen;
• Chancen für berufliches Wachstum und Entwicklung;
• Wettbewerbsfähiges Gehalt und hohe Lebensqualität in Zürich, im Herzen Europas;
• Teilnahme an innovativen Projekten, die einen Unterschied machen.