(Senior) Researcher - Wafer-Scale System: Computation (LLM) and Communication (NoC) Co-Design

(Senior) Researcher - Wafer-Scale System: Computation (LLM) and Communication (NoC) Co-Design

Zürich Vollzeit 55000 - 75000 € / Jahr (geschätzt) Kein Homeoffice möglich
Huawei

Auf einen Blick

  • Aufgaben: Führe bahnbrechende Forschung zur Co-Design von Kommunikation und Berechnung für Wafer-Skalensysteme durch.
  • Unternehmen: Huawei, ein globaler Führer in Informations- und Kommunikationstechnologie.
  • Vorteile: Wettbewerbsfähiges Gehalt, Zugang zu modernster Technologie und Möglichkeiten zur beruflichen Weiterentwicklung.
  • Weitere Informationen: Offene, neugiergesteuerte Umgebung mit exzellenten Karrierechancen in Zürich.
  • Warum dieser Job: Arbeite mit Weltklasse-Wissenschaftlern an innovativen Projekten, die einen Unterschied machen.
  • Qualifikationen: PhD in Elektrotechnik, Computertechnik oder Informatik; starke Kenntnisse in Netzwerkarchitekturen.

Das prognostizierte Gehalt liegt zwischen 55000 - 75000 € pro Jahr.

Huawei’s vision is es, das Leben durch Kommunikation und intelligente Innovationen zu bereichern. Als globaler Marktführer in der Informations- und Kommunikationstechnologie (IKT) treibt Huawei Innovationen in den Bereichen künstliche Intelligenz, Cloud-Computing und intelligente Gerätetechnologien voran. Durch seine Carrier-, Enterprise- und Consumer-Geschäftsbereiche liefert das Unternehmen fortschrittliche Netzwerk-Infrastrukturen, Cloud- und KI-Plattformen sowie branchenführende Geräte. Huawei unterstützt 45 der 50 größten Telekommunikationsanbieter der Welt und bedient ein Drittel der globalen Bevölkerung mit Aktivitäten in über 170 Ländern und einer Belegschaft von mehr als 200.000 Mitarbeitern. Huawei Technologies Switzerland AG trägt zu dieser Innovation durch hochmoderne Forschung bei, mit Büros in Zürich und Lausanne, die sich auf Hochleistungsrechnen, Computerarchitektur, Computer Vision, Robotik, künstliche Intelligenz, neuromorphe Computertechnik, drahtlose Technologien, Netzwerke und verwandte Bereiche konzentrieren.

In dieser Stellenanzeige suchen wir einen hochmotivierten und visionären Forscher, der unserem Team beitritt, das sich auf chiplet-basierte Computersysteme konzentriert. Diese Rolle umfasst Forschung und Entwicklung in chiplet-basierten Architekturen, mit dem Ziel, die Leistungs- und Skalierbarkeitsgrenzen traditioneller Rechenplattformen zu überwinden.

Verantwortlichkeiten
  • Durchführung von hochmoderner Forschung zum Co-Design von Kommunikation und Berechnung für wafer-skalierte Systeme. Der Kommunikationsbereich konzentriert sich auf die Architektur von Networks-on-Chip, die skalierbare, hochbandbreitige und ultra-niedriglatente Verbindungen bieten, die effizient mehrere Chips abdecken und eine feingranulare Datenbewegung unterstützen.
  • Im Bereich der Berechnung betont die Forschung die Optimierung und Zuordnung von Trainings- und Inferenzlasten, um die Ressourcen von wafer-skalierter Hardware voll auszuschöpfen und die Leistung, Skalierbarkeit und Energieeffizienz durch intelligente Aufgabenplatzierung und -planung zu verbessern.
  • Untersuchung verschiedener Aspekte des Systemdesigns, einschließlich: Design von Network-on-Chip, einschließlich Topologie-Exploration, Routing-Algorithmen und Protokoll-/Flusskontrolldesign zur Unterstützung hochdurchsatzfähiger kollektiver Kommunikation, latenzarmer Synchronisation und effizientem Modell-/Datenparallelismus.
  • Ausdrücken und Zuordnen von LLM-Parallelismus zu wafer-skalierter Systeme, die LLM-Parallelismus vereinfachen (z.B. Tensor-, Pipeline- und Datenparallelismus) und Trainings- und Inferenzlasten effizient auf wafer-skalierte Systeme abbilden.
  • Veröffentlichung hochwertiger Forschung in erstklassigen Konferenzen und Fachzeitschriften (z.B. ISCA, MICRO, HPCA, ASPLOS usw.).
Anforderungen
  • PhD in Elektrotechnik, Computertechnik, Informatik oder einem eng verwandten Bereich.
  • Starker Hintergrund in Interconnections-Netzwerken und Computerarchitektur ist ein Muss.
  • Nachgewiesene Forschungsexpertise in einem oder beiden der folgenden Bereiche: Network-on-Chip (NoC) Architektur, einschließlich Routing, Flusskontrolle, Topologien und Leistungsmodellierung.
  • LLM-Parallelverarbeitung und Co-Design, einschließlich Arbeitslastzerlegung, Überlappung von Kommunikation und Berechnung sowie Zuordnung zu Hochleistungsinterkonnektoren.
  • Nachweisliche Publikationshistorie in relevanten peer-reviewed Publikationen.
  • Ausgezeichnete analytische, problemlösende und systematische Denkfähigkeiten.
  • Starke mündliche und schriftliche Kommunikationsfähigkeiten sowie die Fähigkeit, sowohl unabhängig als auch in einem interdisziplinären Team zu arbeiten.
Warum Sie sich uns anschließen sollten
  • Zusammenarbeit mit Wissenschaftlern und Ingenieuren von Weltklasse in einer offenen, neugiergesteuerten Umgebung.
  • Zugang zu modernster Technologie und Werkzeugen.
  • Chancen für berufliches Wachstum und Entwicklung.
  • Wettbewerbsfähiges Gehalt und eine hohe Lebensqualität in Zürich, im Herzen Europas.
  • Last but not least: Teil innovativer Projekte sein, die einen Unterschied machen.

(Senior) Researcher - Wafer-Scale System: Computation (LLM) and Communication (NoC) Co-Design Arbeitgeber: Huawei

Huawei Technologies Schweiz AG ist ein hervorragender Arbeitgeber, der seinen Mitarbeitern die Möglichkeit bietet, in einem dynamischen und innovationsgetriebenen Umfeld zu arbeiten. Mit Zugang zu modernster Technologie und einer offenen Unternehmenskultur fördert das Unternehmen die berufliche Weiterentwicklung und bietet wettbewerbsfähige Gehälter sowie eine hohe Lebensqualität in Zürich, dem Herzen Europas. Hier haben Sie die Chance, an bahnbrechenden Projekten mitzuarbeiten, die einen echten Unterschied machen.

Huawei

Kontaktdaten:

Huawei Recruiting-Team

Wir glauben, dass du diese Fähigkeiten brauchst, um (Senior) Researcher - Wafer-Scale System: Computation (LLM) and Communication (NoC) Co-Design mit Bravour zu bestehen

Forschungskompetenz in Netzwerk-on-Chip (NoC) Architektur
Routing-Algorithmen
Flusskontrolle
Topologie-Exploration
Leistungsmodellierung
LLM parallele Ausführung und Co-Design
Arbeitslastzerlegung