Our client, a cutting-edge semiconductor company, is seeking a Senior Physical Design Engineer to own complex IP and SoC implementations on advanced nodes.
You will lead Static Timing Analysis, timing ECOs, power-grid planning, IR-drop analysis, and ensure tight correlation across synthesis, place-and-route, and sign-off. Strong tapeout track record and scripting in Tcl/Python are essential; experience with multi-clock and hierarchical timing is a plus.
#J-18808-Ljbffr
Senior Physical Design Engineer: Tapeouts, STA & P&R in Zürich Arbeitgeber: IC Resources
Unser Unternehmen ist ein hervorragender Arbeitgeber, der Ihnen die Möglichkeit bietet, in einem dynamischen und technisch anspruchsvollen Umfeld zu arbeiten. Hier können Sie Ihre Fähigkeiten als ASIC Project Manager voll entfalten, während Sie eng mit talentierten Ingenieurteams zusammenarbeiten und an innovativen Projekten mitwirken. Wir fördern eine offene und kollaborative Unternehmenskultur, die auf kontinuierliches Lernen und persönliche Entwicklung abzielt, und bieten Ihnen die Chance, aktiv zur Gestaltung unserer wachsenden Organisation beizutragen.
