Doctoral Thesis - Automated Layout Synthesis for Scalable Quantum Computing Cryogenic Circuit Design Automation (f/m/div)

Wir sind dabei, winzige Chips und große Karrieren zu schaffen. Neugier treibt den Fortschritt an. Wirst du ihn mit uns vorantreiben? Als Doktorand bei Infineon wirst du mit leidenschaftlichen Köpfen zusammenarbeiten, Innovationen gestalten, die die Welt von morgen antreiben, und eine Karriere aufbauen, in der dein Fachwissen wirklich einen Unterschied macht.

Deine Rolle: Als industrieller Doktorand bei Infineon wirst du einen Doktortitel an einer Universität anstreben und gleichzeitig berufliche Erfahrungen sammeln - ein idealer Start für deine Karriere. Du wirst deine Forschung mit uns vorantreiben und von unserem umfangreichen Netzwerk von Doktoranden und der Expertise einer Universität profitieren. Die Betreuung erfolgt sowohl durch Professoren als auch durch engagierte Mitarbeiter von Infineon. Die Forschung wird in Zusammenarbeit mit der Technischen Universität München (TUM) und unter der Aufsicht von Prof. Dr. Robert Wille durchgeführt.

Wir bieten eine Doktorandenforschungsposition, die sich auf die automatische Platzierung und das Routing für Quantenverarbeitungseinheiten konzentriert. Du wirst constraints-gesteuerte Algorithmen entwickeln, die elektromagnetische Leistung, thermische Budgets und Herstellbarkeit co-optimieren und sie in End-to-End-Designflüsse integrieren, die C++-Kern-Engines mit Cadence Virtuoso, SKILL/PCells und Python-Automatisierung kombinieren. Die Methodik wird validiert, indem automatische physikalische Design-Generatoren für analoge kryogene Multiplexer-Arrays erstellt werden. Ideale Kandidaten haben starke Software-Engineering-Fähigkeiten und Erfahrung in der Entwicklung von EDA-Algorithmen/-Tools. Vertrautheit mit analogem IC- oder kryogenem Schaltungsdesign ist ein großer Vorteil.

Wichtige Verantwortlichkeiten in deiner neuen Rolle:

• Digital Circuit Design: Entwickle parametrische Generatoren und constraints-gesteuerte Layout-Vorlagen für kryogene Multiplexer-Topologien; dimensioniere und platziere analoge Schalter automatisch auf dem IC, um DRC- und LVS-reine Ergebnisse zu erzielen.
• Cryogenic Circuit Simulation: Integriere kryogene Gerätemodelle und -effekte; führe betrieb-, prozess-, temperatur- und mismatch-bewusste Schaltungsdimensionierung (Monte Carlo) durch; baue Simulations-Testbänke und frühe Design-Raum-Explorationsflüsse.
• Array-Level Design: Baue Array-Level-Generatoren für skalierbare MUX-Matrizen mit Kalibrierungs-/Trimmmöglichkeiten, parasitären Modellen und paketbewussten parasitären Elementen.
• Global Routing Algorithm Implementation: Recherchiere und implementiere hierarchische, stau-bewusste globale Routing-Algorithmen mit multi-objektiven Kostenfunktionen und Herstellungsregel-/Keep-out-Abstraktionen für fortschrittliche Interposer-Substrate.
• Detailed Routing and Optimization: Entwickle gitterbasiertes detailliertes Routing mit Erdungsstich, Durchgangsplanung und Herstellbarkeit (DFM)-Überprüfungen; ziele auf Millionen-Netz-Skalierbarkeit durch Partitionierung, Parallelisierung und Beschleunigung (einschließlich verteilter und GPU-bereiter Algorithmen, falls erforderlich).
• Benchmarking and Evaluation: Etabliere Evaluierungsmetriken und Benchmarks für beide Forschungsbereiche (Generatorlaufzeit, Fläche, Leistung, parasitäre Effekte, Routbarkeit, Drahtlänge, R-C, DRC/DFM-Verletzungen, Laufzeit/Speicher-Skalierung).
• Research Publication and Dissemination: Veröffentliche an führenden EDA- und Quanteningenieur-Veranstaltungen (DAC, DATE, ICCAD, ASP-DAC, SMACD, IEEE TCAD, IEEE TQE, ACM TODAES).
• International Collaboration and Teamwork: Kommuniziere und arbeite mit unserem internationalen Team für analoge Designautomatisierung und europäischen CHAMP-ION-Partnern zusammen, um den Erfolg aller oben genannten Aktivitäten zu gewährleisten.

Die Erkenntnisse aus der Dissertation werden zu folgendem führen:

• Tiefe Kenntnisse in EM- und thermisch bewusster Mikrowellen-/kryogener Layoutgestaltung (kontrollierte Impedanz, Interposer/TSVs, thermisches Budget).
• Neuartige multi-objektive Platzierungs- und Routing-Algorithmen, unterstützt von robusten, skalierbaren Lösern.
• Produktionsqualität C++/Python EDA-Tools, die in bestehende analoge IC-Designflüsse integriert sind.
• Automatisierte Layout-Generatoren, die zur Herstellung kryogener Schaltungsdemonstratoren eingesetzt werden.
• Forschungsergebnisse mit hoher Wirkung (peer-reviewed Veröffentlichungen, Forschungskooperationen und, wo angemessen, Open-Source-Artefakte/IP).

Dein Profil:

• Studienfeld: Masterabschluss in Elektrotechnik, Informatik oder einem verwandten Bereich (erforderlich für die Einschreibung in ein Doktorandenprogramm).
• Fähigkeiten: Starker Hintergrund in Algorithmen, computergestützter Geometrie, EDA und/oder mathematischer Optimierung; Kenntnisse in Python und C++ (Erfahrung mit C++17/C++20 ist ein Plus).
• Wissen: Kenntnisse über IC-Layout-Konzepte, Design-Regel-Überprüfung und Layout-vs-Schematic-Verifizierung. Kenntnisse der Cadence Virtuoso-Software-Suite (Schemata und Layout-Eingabe) sind von Vorteil.
• Erfahrung: Erfahrung oder starkes Interesse an kryogener Elektronik oder Mixed-Signal-Schaltungsdesign. Erfahrung mit parallelen Algorithmen (OpenMP, Standard-Parallelen-Algorithmen) und Skalierbarkeit auf Linux/LSF-Clustern ist von Vorteil. Erfahrung in maschinellem Lernen (z.B. graph neural networks, reinforcement learning) und zugehörigen Frameworks (Python/PyTorch) ist von Vorteil.
• Interessen: Vertrautheit mit dem Unix/Linux-Betriebssystem als Benutzer sowie Erfahrung im Shell-Scripting. Vertrautheit mit Constraint-Programmierung und Lösern (z.B. Gecode, OR-Tools CP-SAT) ist von Vorteil.
• Persönlichkeit: Selbstmotiviert, kooperativ und bereit zu veröffentlichen; wohlfühlen an der Schnittstelle zwischen Wissenschaft und Industrie.
• Sprachkenntnisse: Gute Kenntnisse der englischen Sprache (Gespräch und Schrift).

Kontakt: Britta Johansson

Wir freuen uns auf den Erhalt deines Lebenslaufs, auch wenn du nicht alle Anforderungen der Stellenanzeige vollständig erfüllst.

Bitte lass deinen Recruiter wissen, ob er auf etwas Besonderes achten muss, um deine Teilnahme am Interviewprozess zu ermöglichen.