Doctoral Thesis - Automated Layout Synthesis for Scalable Quantum Computing Cryogenic Circuit D[...]

Ihre Rolle

Als industrieller Doktorand bei Infineon werden Sie einen Doktortitel an einer Universität anstreben und gleichzeitig berufliche Erfahrungen sammeln - ein idealer Start für Ihre Karriere. Sie werden Ihre Forschung mit uns vorantreiben und von unserem umfangreichen Netzwerk von Doktoranden und der Expertise einer Universität profitieren. Die Mentorship erfolgt sowohl durch Professoren als auch durch engagierte Mitarbeiter von Infineon. Die Forschung wird in Zusammenarbeit mit der Technischen Universität München (TUM) und unter der Aufsicht von Prof. Dr. Robert Wille durchgeführt.

Wir bieten eine Doktorandenforschungsposition, die sich auf die automatische Platzierung und Verdrahtung für Quantenverarbeitungseinheiten der nächsten Generation konzentriert. Sie werden constraints-gesteuerte Algorithmen entwickeln, die elektromagnetische Leistung, thermische Budgets und Herstellbarkeit co-optimieren und diese in End-to-End-Designflüsse integrieren, die C++-Kern-Engines mit Cadence Virtuoso, SKILL/PCells und Python-Automatisierung kombinieren. Die Methodik wird validiert, indem automatische physikalische Design-Generatoren für analoge kryogene Multiplexer-Arrays erstellt werden.

Ideale Kandidaten haben starke Software-Engineering-Fähigkeiten und Erfahrung in der Entwicklung von EDA-Algorithmen/-Tools. Vertrautheit mit analogem IC- oder kryogenem Schaltungsdesign ist ein großer Vorteil.

Hauptverantwortlichkeiten in Ihrer neuen Rolle:

• Digital Circuit Design: Entwickeln Sie parametrische Generatoren und constraints-gesteuerte Layout-Vorlagen für kryogene Multiplexer-Topologien; automatisches Dimensionieren und Platzieren von analogen Schaltern auf dem IC, um DRC- und LVS-reine Ergebnisse zu erzielen.
• Cryogenic Circuit Simulation: Integrieren Sie kryogene Gerätemodelle und -effekte; führen Sie betrieb-, prozess-, temperatur- und mismatch-bewusste Schaltungsdimensionierung (Monte Carlo) durch; erstellen Sie Simulations-Testbänke und frühe Design-Raum-Erkundungsflüsse.
• Array-Level Design: Erstellen Sie Array-Level-Generatoren für skalierbare MUX-Matrizen mit Kalibrierungs-/Trimmmöglichkeiten, parasitären Modellen und paketbewussten parasitären Elementen.
• Global Routing Algorithm Implementation: Forschen und implementieren Sie hierarchische, stau-bewusste globale Routing-Algorithmen mit multi-objektiven Kostenfunktionen und Herstellungsregeln/Keep-out-Abstraktionen für fortschrittliche Interposer-Substrate.
• Detailed Routing and Optimization: Entwickeln Sie gitterbasiertes detailliertes Routing mit Erdungsstich, Via-Planung und Herstellbarkeit (DFM)-Überprüfungen; zielen Sie auf Millionen-Netz-Skalierbarkeit durch Partitionierung, Parallelisierung und Beschleunigung (einschließlich verteilter und GPU-bereiter Algorithmen, falls erforderlich).
• Benchmarking and Evaluation: Etablieren Sie Evaluierungsmetriken und Benchmarks für beide Forschungsbereiche (Generatorlaufzeit, Fläche, Leistung, parasitäre Effekte, Routbarkeit, Drahtlänge, R-C, DRC/DFM-Verletzungen, Laufzeit/Speicher-Skalierung).
• Research Publication and Dissemination: Veröffentlichen Sie an führenden EDA- und Quanteningenieur-Veranstaltungen (DAC, DATE, ICCAD, ASP-DAC, SMACD, IEEE TCAD, IEEE TQE, ACM TODAES).
• International Collaboration and Teamwork: Kommunizieren und arbeiten Sie mit unserem internationalen Team für analoge Designautomatisierung und europäischen CHAMP-ION-Partnern zusammen, um den Erfolg aller oben genannten Aktivitäten zu gewährleisten.

Ihr Profil

Qualifikationen und Fähigkeiten, die Ihnen zum Erfolg verhelfen:

• Studienfeld: Masterabschluss in Elektrotechnik, Informatik oder einem eng verwandten Bereich (erforderlich für die Einschreibung in ein Doktoratsprogramm).
• Fähigkeiten: Starker Hintergrund in Algorithmen, computergestützter Geometrie, EDA und/oder mathematischer Optimierung; Kenntnisse in Python und C++ (Erfahrung mit C++17/C++20 ist von Vorteil).
• Wissen: Kenntnisse über IC-Layout-Konzepte, Design-Regelprüfung und Layout-vs-Schematic-Verifizierung. Kenntnisse der Cadence Virtuoso-Software-Suite (Schemata und Layout-Eingabe) sind von Vorteil.
• Erfahrung: Erfahrung oder starkes Interesse an kryogener Elektronik oder Mixed-Signal-Schaltungsdesign. Erfahrung mit parallelen Algorithmen (OpenMP, Standard-Parallelen-Algorithmen) und Skalierbarkeit auf Linux/LSF-Clustern ist von Vorteil. Erfahrung im maschinellen Lernen (z.B. graph-neuronale Netzwerke, verstärkendes Lernen) und zugehörigen Frameworks (Python/PyTorch) ist von Vorteil.
• Interessen: Vertrautheit mit dem Unix/Linux-Betriebssystem als Benutzer sowie Erfahrung in der Shell-Skripterstellung. Vertrautheit mit Constraint-Programmierung und -Lösern (z.B. Gecode, OR-Tools CP-SAT) ist von Vorteil.
• Persönlichkeit: Selbstmotiviert, kooperativ und bestrebt zu veröffentlichen; wohlfühlen an der Schnittstelle zwischen Wissenschaft und Industrie.
• Sprachkenntnisse: Starke Auffassungsgabe der englischen Sprache (Gespräch und Schreiben).

Britta Johansson

Das bedeutet, dass wir Vielfalt und Inklusion schätzen und jeden willkommen heißen, so wie er ist. Bei Infineon bieten wir ein Arbeitsumfeld, das von Vertrauen, Offenheit, Respekt und Toleranz geprägt ist, und setzen uns dafür ein, allen Bewerbern und Mitarbeitern gleiche Chancen zu bieten. Wir basieren unsere Einstellungsentscheidungen auf der Erfahrung und den Fähigkeiten des Bewerbers.