Auf einen Blick
- Aufgaben: Übernimm die Backend-Implementierung für fortschrittliche ASIC-Designs und arbeite an kritischen Herausforderungen.
- Unternehmen: Wachsendes Unternehmen im Bereich Silizium mit innovativen Technologien.
- Vorteile: Attraktives Gehalt, Gesundheitsleistungen und Möglichkeiten zur beruflichen Weiterentwicklung.
- Weitere Informationen: Dynamisches Umfeld mit hervorragenden Karrierechancen und Teamarbeit.
- Warum dieser Job: Gestalte Backend-Methoden und trage zu hochleistungsfähigen Siliziumprodukten bei.
- Qualifikationen: Erfahrung in Physical Design und Backend-ASIC-Implementierung erforderlich.
Das prognostizierte Gehalt liegt zwischen 63000 - 77000 € pro Jahr.
Als Physical Design Engineer sind Sie für die Backend-Implementierungsherausforderungen fortschrittlicher ASIC-Designs verantwortlich, mit Fokus auf timing-gesteuerte Abläufe von RTL bis GDSII. Sie treiben die Synthese, STA und Timing-Abschluss voran, um PPA-Ziele zu erreichen, und arbeiten dabei mit digitalen, benutzerdefinierten und Verifikationsteams zusammen, um erfolgreiche Tapeouts zu ermöglichen. Diese Rolle bietet die Möglichkeit, Backend-Methoden innerhalb eines wachsenden Siliziumteams zu gestalten und zu hochleistungsfähigen Siliziumprodukten beizutragen. Sie werden praktisch an kritischen Herausforderungen in komplexen IP- und SoC-Subsystemen arbeiten und modernste EDA-Toolchains nutzen.
Verantwortungsbereiche:
- Timing-gesteuerte physische Implementierung durchführen und umsetzen
- Synthese und STA durchführen, um den Timing-Abschluss zu erreichen
- MCMM-Implementierung und -Abnahme vorantreiben
- RTL-zu-GDSII-Flow und ECOs verwalten
- Stromverbrauch und Abnahmeprozesse optimieren
- Tapeout-Ausführung und Methodikentwicklung unterstützen
- Mit funktionsübergreifenden Teams (digital, benutzerdefiniert, Verifikation) zusammenarbeiten
- Hierarchisches Design und Taktstrategien anwenden
Zentrale Anforderungen:
- Starke Erfahrung in Physical Design / Backend ASIC-Implementierung
- Fachkenntnisse in Synthese und STA, Timing-Abschluss und MCMM-Abnahme
- Erfahrung im RTL-zu-GDSII-Bereich
- Kenntnisse in Synopsys oder Cadence Toolchains
- Erfahrung mit fortschrittlichen Prozessknoten und hochleistungsfähigen Designs
- Wissen über UPF/CPF und Low-Power-Implementierung
- ECO-Implementierung, Stromoptimierung und Abnahmeabläufe
- Taktstrategien und Verständnis für hierarchisches Design
- Scripting-Erfahrung (Tcl, Python oder Shell)
- Starke Debugging- und Problemlösungsfähigkeiten
- Fähigkeit zur Zusammenarbeit mit funktionsübergreifenden Teams
- Proaktive Problemlösung
- Starke Kommunikationsfähigkeiten
STA Engineer Arbeitgeber: Intellectual Capital Resources
Als Arbeitgeber bieten wir Ihnen die Möglichkeit, in einem dynamischen und innovativen Umfeld zu arbeiten, das sich auf die Entwicklung fortschrittlicher ASIC-Designs konzentriert. Unsere Unternehmenskultur fördert Zusammenarbeit und Kreativität, während wir Ihnen durch gezielte Schulungen und Entwicklungsmöglichkeiten helfen, Ihre Fähigkeiten im Bereich Physical Design weiter auszubauen. Zudem profitieren Sie von modernsten EDA-Toolchains und der Chance, an spannenden Projekten mit einem engagierten Team zu arbeiten, was Ihre berufliche Entwicklung in der Halbleiterindustrie erheblich vorantreibt.
Kontaktdaten:
Intellectual Capital Resources Recruiting-Team
