Lead Custom Logic Design Manager

Unser Kunde ist ein schnell wachsendes, von Wagniskapital unterstütztes Startup, das die Grenzen des Rechnens neu definiert. Die patentierte Compute-in-Memory (CIM) Technologie integriert sich nahtlos in bestehende Chip-Designs und steigert die Leistung und Energieeffizienz für KI- und IoT-Anwendungen um ein Vielfaches.

Rolle

Leiten Sie ein Team von Custom Design-, Layout- und Physical Design-Ingenieuren bei der Implementierung eines Near-Memory-Compute-Produkts, das aus Bulk-Speicher, Registerdateien und benutzerdefinierter sowie synthetisierter digitaler Logik besteht, in einem führenden Edge-Designzyklus. Sie sind verantwortlich für die Anleitung des Teams von der internen architektonischen Definition über die Erkundung von Designs, Implementierung, Verifizierung bis hin zur Abnahme.

Was Sie tun werden:

• Besitzen Sie die Produkt-Roadmap: Definieren Sie Spezifikationen, PPA-Ziele, Verifizierungsgrad und Qualitätsstandards für neue SRAM-Varianten und CxR-nahe benutzerdefinierte Blöcke.
• Entwerfen und verifizieren Sie Speicher- oder Datenpfadsysteme, einschließlich Datenantriebe, Multiplikatoren, Addierer, Registerdateien, Timing-/Steuer-FSMs usw.
• Ingenieur für fortgeschrittene Knoten: Schließen Sie auf Variation (Ecken, Monte-Carlo), Stabilität, Rauschen/IR-Abfall, Gerätezuverlässigkeit und Wake-up/niedrigere Leistungsmerkmale in FinFET und FDSOI.
• Integrieren für das Produkt: Definieren Sie saubere digitale Grenzen (Standardzellen- und Bus-Schnittstellen), Latenz-/Handshake-Verträge und Zeitbudgets.
• Siliziumkorrelation: Planen Sie den Bring-up, bauen Sie Charakterisierungsbänke, analysieren Sie ATE-Daten und veröffentlichen Sie Korrelationen und Errata mit klaren Lösungen.
• Redundanztest: Spezifizieren und validieren Sie Redundanz-/Reparaturschemata; arbeiten Sie mit DFT (MBIST und Scan) Testabdeckung; genehmigen Sie einen Produktions-Testplan.
• Partner mit Layout: Co-Planen Sie Grundrisse, Matching/Guarding, Abschirmung und Routing-Topologien; überprüfen Sie Extraktionen und beheben Sie EM/IR-Probleme frühzeitig.
• Methodenteam fördern: Coachen Sie Designer, führen Sie Überprüfungen durch, setzen Sie Checklisten durch und fördern Sie Automatisierung (Python/Tcl) für Regressionen, Berichterstattung und Erstellung von Unterlagen.
• Tape-in und Silizium von mindestens einem produktionsreifen CxR benutzerdefinierten Speicherblock, der die Spezifikationen über PVT erfüllt, mit unterzeichneten Korrelations- und Testberichten.
• Ein wiederverwendbares Design-Kit (Modelle, Einschränkungen, Verifizierungspläne, Char-Skripte, Checklisten), das die Zykluszeit der folgenden Variante verkürzt.
• Ein leistungsstarkes benutzerdefiniertes Team mit klarer Verantwortung (Peripherie, Timing/Steuerung, Modellierung, Charakterisierung) und zuverlässigen Liefermetriken.
• Quantifizierte PPA- und Ertragsgewinne aus Design- oder Methodologieverbesserungen, die Sie geleitet haben.

Ergebnisse (erste 12–18 Monate)

• Tape-in und Silizium von mindestens einem produktionsreifen CxR benutzerdefinierten Speicherblock, der die Spezifikationen über PVT erfüllt, mit unterzeichneten Korrelations- und Testberichten.
• Ein wiederverwendbares Design-Kit (Modelle, Einschränkungen, Verifizierungspläne, Char-Skripte, Checklisten), das die Zykluszeit der folgenden Variante verkürzt.
• Ein leistungsstarkes benutzerdefiniertes Team mit klarer Verantwortung (Peripherie, Timing/Steuerung, Modellierung, Charakterisierung) und zuverlässigen Liefermetriken.
• Quantifizierte PPA- und Ertragsgewinne aus Design- oder Methodologieverbesserungen, die Sie geleitet haben.

Anforderungen

• MS oder PhD in Elektrotechnik/Informatik (oder ähnlich) und 10+ Jahre Erfahrung im benutzerdefinierten digitalen oder Speicherdesign.
• Nachweisliche Erfolgsbilanz in der End-to-End-Verantwortung für produktionsreife funktionale Blöcke, einschließlich Abnahme.
• Tiefes Verständnis des Hochleistungs- und Niedrigstromschaltungsdesigns auf FinFET-Knoten (Stabilität, Variation, Leckage, Leistung).
• Kenntnisse der Gerätetechnik, einschließlich Transistoren und nicht-FET-Geräten, kapazitiven und Leistungsabgleichs, Funktionalität digitaler Logikschaltungen.
• Erfahrung in der Leitung eines kleinen Teams (Mentoring, Überprüfungen, Planung) und enge Koordination mit Layout, Digital, Backend, DFT und Test.
• Klare Kommunikation, strukturierte Dokumentation und eine qualitätsorientierte Denkweise.
• Kann unabhängig arbeiten, ist selbstmotiviert und hat einen gut strukturierten Ansatz zur Problemlösung, mit der Fähigkeit, effektiv innerhalb funktionsübergreifender Teams zu kommunizieren.

Nice to Have

• Scripting für Design- und Charakterisierungsautomatisierung (Python, Tcl) und Modell-/Berichterstellung.
• DTCO/STCO-Exposition zur Ausrichtung der Produktziele.
• Vertrautheit mit Compute-in-Memory-Beschränkungen und mit der Integration von benutzerdefiniertem Speicher in große digitale Systeme.