FPGA Design Engineer – DSP, High-Speed Data Systems

FPGA Design Engineer – DSP, High-Speed Data Systems

Vollzeit 60000 - 80000 € / Jahr (geschätzt) Kein Homeoffice möglich
J

Auf einen Blick

  • Aufgaben: Entwickle FPGA-Logik für hochmoderne Datenübertragungssysteme und arbeite an spannenden Projekten.
  • Unternehmen: Innovatives Unternehmen im Bereich Hochgeschwindigkeitsdatenverarbeitung mit einem kreativen Team.
  • Vorteile: Attraktives Gehalt, Gesundheitsleistungen, flexible Arbeitszeiten und Weiterbildungsmöglichkeiten.
  • Weitere Informationen: Dynamisches Umfeld mit großartigen Karrieremöglichkeiten.
  • Warum dieser Job: Gestalte die Zukunft der Technologie und arbeite an bahnbrechenden Lösungen.
  • Qualifikationen: Erfahrung in FPGA-Design und Teamarbeit erforderlich.

Das prognostizierte Gehalt liegt zwischen 60000 - 80000 € pro Jahr.

Responsibilities

  • Implement FPGA logic for DSP, RF data movement, sensor interfaces, control paths, and high-speed streaming or packetized data systems.
  • Develop RTL in VHDL, Verilog, or System Verilog and support simulation, synthesis, implementation, and timing closure.
  • Build and debug AXI, AXI‑Stream, FIFO, register, interrupt, clocking, reset, CDC, and DMA‑facing interfaces under technical guidance.
  • Support integration of ADC/DAC, JESD204, Ethernet, PCIe‑facing, transceiver, or other high‑speed interfaces as project needs require.
  • Create and maintain software‑friendly register maps, control/status interfaces, debug hooks, test modes, and bring‑up notes.
  • Collaborate with embedded software engineers on register access, interrupts, data formats, buffer behavior, throughput, and latency goals.
  • Collaborate with electrical engineers during board bring‑up, signal validation, clock/reset debug, and hardware troubleshooting.
  • Use FPGA debug tools such as ILA, Signal Tap, timing reports, simulations, and lab equipment to isolate and solve issues.
  • Support rapid prototypes, bench tests, field demonstrations, and iterative design updates in a fast‑moving R&D environment.
  • Document design intent, interfaces, constraints, test results, and known limitations clearly enough for team reuse.

Qualifications

  • Minimum eligible to obtain a U. S. Security Clearance - U. S. Citizenship required.
  • B. S. in Electrical Engineering, Computer Engineering, Computer Science, or related technical field, or equivalent practical experience.
  • 3+ years of FPGA design experience with VHDL, Verilog, or System Verilog, including simulation, implementation, and hands‑on hardware debug.
  • Experience with AMD/Xilinx, Intel/Altera, Lattice, or similar FPGA platforms.
  • Working understanding of synchronous digital design, timing closure, clock domains, resets, FIFOs, CDC, and FPGA implementation flow.
  • Experience integrating FPGA logic into real hardware and debugging issues in the lab.
  • Working knowledge of streaming data paths, register‑mapped control, interrupts, and software‑controlled FPGA systems.
  • Ability to collaborate with electrical, embedded software, RF, DSP, and systems engineers to implement clean hardware/software interfaces.
  • Clear communicator who can document interfaces, assumptions, constraints, and test results.
  • #J-18808-Ljbffr

FPGA Design Engineer – DSP, High-Speed Data Systems Arbeitgeber: Jobtailor

Als Global Director B2B – Business Development bei uns profitieren Sie von einer dynamischen und innovativen Arbeitsumgebung, die auf Zusammenarbeit und Kreativität setzt. Wir bieten Ihnen nicht nur attraktive Vergütungsmodelle und umfassende Weiterbildungsmöglichkeiten, sondern auch die Chance, in einem internationalen Team zu arbeiten, das Vielfalt und persönliche Entwicklung fördert. Unsere Unternehmenskultur legt großen Wert auf Flexibilität und Work-Life-Balance, sodass Sie Ihre Karriereziele in einem unterstützenden Umfeld erreichen können.

J

Kontaktdaten:

Jobtailor Recruiting-Team

Wir glauben, dass du diese Fähigkeiten brauchst, um FPGA Design Engineer – DSP, High-Speed Data Systems mit Bravour zu bestehen

FPGA-Design
VHDL
Verilog
SystemVerilog
Simulation
Synthesis
Timing Closure