Analog Design Engineer

Bei Kandou definieren wir die Wirtschaftlichkeit der KI-Infrastruktur neu. Unsere Mission ist es, KI zu demokratisieren, indem wir die Gesamtkosten für Hardware-Systeme (TCO) erheblich senken – ein kritisches Hindernis für die skalierbare Einführung. Unsere proprietäre MIMO-over-Copper-Technologie treibt ein leistungsstarkes, chiplet-basiertes KI-Speicher-Framework an, das sowohl skalierbar als auch energieeffizient ist. Im Gegensatz zu herkömmlichen Verbindungen reduziert unsere Lösung den Stromverbrauch erheblich, während sie eine hohe Bandbreite und ultra-niedrige Latenz beibehält – und damit eine beispiellose Effizienz für das Training und die Inferenz von KI in großem Maßstab freisetzt.

Kandous Architektur ist nicht nur eine inkrementelle Verbesserung – sie ist ein grundlegender Wandel in der Art und Weise, wie KI-Hardware für die Zukunft gebaut wird.

Standort: EU/CH/UK

Hauptverantwortlichkeiten:

• Position im Design, der Modellierung und der Verifizierung von benutzerdefinierten analogen Designs für Hochgeschwindigkeits-Serdes-Transceiver in fortschrittlichen Technologieknoten
• Design und Verifizierung von analogen Schaltungen gemäß den vorgeschriebenen Design- und Dokumentationsabläufen, um die Architekturspezifikationen zu erfüllen
• Falls erforderlich, Unterstützung und Interaktion mit Kunden zu Anforderungen, Designspezifikationen, Leistungsergebnissen und Produktlieferungen
• Unterstützung der Integration von analogem IP und Chip-Ebene
• Zusammenarbeit mit Architekten, technischen Leitern, analogem und digitalem Design, Layout, Integration, Verifizierung, Siliziumvalidierung und Qualitätsteams nach Bedarf

Kompetenzen:

• Erfahren im Design von Hochgeschwindigkeits-analogen Serdes-Schaltungen einschließlich DFT, DFM und ESD-Schutz, mit tiefem Wissen über Transistor- und Drahtkommunikationsgrundlagen
• Verständnis der Layoutansätze und Designtechniken, die für Hochgeschwindigkeits- und hochpräzise Schaltungen verwendet werden
• Fortgeschrittener Benutzer von EDA-Tools für das Design und die Verifizierung von analogen Schaltungen, vorzugsweise unter Verwendung der Cadence Virtuoso-Umgebung, einschließlich deren Verwendung für Simulation, parasitäre Extraktion, elektromagnetische Modellierung, EM/IR- und Zuverlässigkeitsanalysen sowie LVS und DRC
• Selbstmotiviert, mit einem starken Sinn für Eigenverantwortung und gute mündliche sowie schriftliche Kommunikationsfähigkeiten und ein Teamplayer
• Fähigkeit, Designs gemäß Zeitplan unter Verwendung definierter Designprozessabläufe zu verwalten und abzuschließen sowie den Designstatus dem internen Managementteam zu berichten

Anforderungen:

• Der Kandidat sollte einen Master- oder Ph.D.-Abschluss in Elektronik oder anderen relevanten Bereichen haben
• Mindestens 5 Jahre Erfahrung im analogen Design und Layout von Schlüsselkreisen in Multi-Gigabit-Seriell-Datenlink-Transceivern oder RF-Multi-Ton-Kommunikation wie Equalizer, Taktgeneratoren, Takt- und Datenerholungs-Schaltungen, TISAR-ADCs, Serialisierern und Ausgangstreibern usw.
• Expertise im Design und Layout von Hochgeschwindigkeits-Schaltungen wie Oszillatoren, Phasenregelkreisen, verzögerungsregelnden Schleifen und anderen grundlegenden Bausteinen wie Biasing, Verstärkern, Puffern, Reglern, Filtern, ADC, DAC usw.
• Erfahrung mit modernen Halbleiterprozess-Technologien, vorzugsweise in FinFET-Technologieknoten
• Erfahrung mit Ocean, MDL oder Ähnlichem zur Automatisierung der Verifizierung des analogen Designs ist sehr wünschenswert