Digital ASIC Design Engineer (m/f/x) in Dresden, Roßwein

Wir suchen eine erfahrene Persönlichkeit als Senior Digital ASIC Design Engineer, die unser Digital-Design-Team verstärkt und mit uns an der Entwicklung moderner ASIC- und SoC-Systeme arbeitet. In dieser Rolle entwickelst du digitale ASIC-/SoC-Komponenten von der Spezifikation über die RTL-Implementierung und Verifikation bis zur Übergabe in Synthese und Physical Implementation.Deine Aufgaben:Entwicklung digitaler ASIC-/SoC-Komponenten von der Spezifikation über RTL-Design und Verifikation bis zur Übergabe an Synthese und Physical Implementation.Umsetzung digitaler Funktionen in Verilog und SystemVerilog unter Berücksichtigung von Performance, Chipfläche, Energieverbrauch, Latenz und Timing.Entwicklung von Datenpfaden, Kontrolllogik, Zustandsautomaten, Registern, Speichern, Interfaces und digitalen Subsystemen.Übersetzung von System- und Blockanforderungen in klar strukturierte, robuste und verifizierbare RTL-Architekturen.Erstellung und Pflege von Design-Spezifikationen, Registerdefinitionen sowie Schnittstellen- und Integrationsdokumentationen.Definition und Abstimmung von Schnittstellen zwischen digitalen Blöcken sowie zu Analog-, RF- und Firmware-Komponenten.Unterstützung bei der Integration digitaler Blöcke in komplexe SoC- und Mixed-Signal-Umgebungen.Enge Zusammenarbeit mit SoC Architecture, Design Verification, Synthesis & Physical Implementation, Firmware, System Engineering und Analog/RF Design.Analyse und Behebung von Design-, Integrations-, Timing- und Verifikationsproblemen über Team- und Domänengrenzen hinweg.Unterstützung bei Linting, Clock-Domain-Crossing-, Reset-Domain-Crossing- und formalen Prüfungen.Unterstützung der Synthese sowie Vorbereitung und Übergabe von RTL, Constraints und technischen Dokumenten an Synthesis & Physical Implementation.Begleitung des Entwicklungsprozesses von der Architektur und RTL-Implementierung bis zu Tape-out, Silicon Bring-up und Produktfreigabe.Erstellung und Pflege von Design-, Integrations- und Verifikationsdokumentationen.Frühzeitige Identifikation technischer Risiken sowie Abstimmung und Umsetzung geeigneter Gegenmaßnahmen.Beitrag zur Weiterentwicklung von Designmethoden, Coding Guidelines, Review-Praktiken und Entwicklungsprozessen in einem wachsenden Deep-Tech-Unternehmen.Dein Profil:Abgeschlossenes Studium der Elektrotechnik, Mikroelektronik, Nachrichtentechnik, Informatik, Computer Engineering oder eine vergleichbare Qualifikation.Mehrjährige praktische Erfahrung im digitalen Design für ASICs, SoCs, FPGAs oder vergleichbare komplexe Embedded-Systeme; typischerweise bringst du mindestens fünf Jahre relevante Berufserfahrung außerhalb von Studium und Praktika mit.Fundierte praktische Erfahrung im RTL-Design mit Verilog und/oder SystemVerilog.Sicheres Verständnis digitaler Schaltungstechnik, synchroner Logik, Zustandsautomaten, Datenpfade, Register, Speicher und digitaler Schnittstellen.Erfahrung mit Timing, Clocking, Reset-Strategien sowie den grundlegenden Anforderungen an Synthese und Physical Implementation.Du kannst technische Anforderungen in klar strukturierte, robuste und verifizierbare RTL-Implementierungen übersetzen.Erfahrung mit digitalen Schnittstellen, Registerdefinitionen und der Integration von Hardware-/Software-Schnittstellen.Fähigkeit, Designentscheidungen hinsichtlich Performance, Fläche, Energieverbrauch, Timing, Komplexität und Robustheit zu bewerten.Erfahrung in der Analyse und Behebung von RTL-, Integrations-, Timing- und Verifikationsproblemen.Eine strukturierte, analytische und lösungsorientierte Arbeitsweise sowie ein hohes Maß an Eigenverantwortung.Gute schriftliche und mündliche Englischkenntnisse für die Arbeit in einem internationalen Team.Nice-to-have:Erfahrung mitkomplexen SoC-/ASIC-Designs, insbesondere mit mehreren Taktdomänen und Mixed-Signal- beziehungsweise RF-Schnittstellen.DECT NR+, DECT-2020, 4G/5G, Wi‑Fi, Bluetooth oder vergleichbaren Kommunikationssystemen.EDA-Tools für RTL‑Simulation, Linting, CDC‑/RDC‑Analysen, Synthese und Timing‑Analyse.Tcl, Python, Perl oder vergleichbaren Skriptsprachen zur Automatisierung von Design‑ und Analyseabläufen.Low‑Power‑Design, Clock Gating, Power Intent oder UPF.FPGA‑Prototyping, Emulation, ASIC‑Tape‑out oder Silicon‑Bring‑up.DFT, Scan, ATPG oder Anforderungen an Fertigungstests.Kenntnisse in SystemVerilog, Assertions, simulationsbasierter Verifikation, formaler Verifikation oder UVM.Gute Kenntnisse in Hardware-/Software-Schnittstellen, Register Maps, Firmware-Anforderungen und Treiberkonzepten.Erfahrung mit sicherheitsrelevanten, zuverlässigkeitskritischen oder besonders energieeffizienten Embedded‑Systemen.Erfahrung im Aufbau und in der Weiterentwicklung von Coding Guidelines, Design Reviews und reproduzierbaren Entwicklungsprozessen.Erfahrung in einem Start-up- oder Scale-up-Umfeld sowie Freude an pragmatischen Entscheidungen und kurzen Entwicklungszyklen.Wir bieten:Gestaltungsfreiheit & VerantwortungViel Gestaltungsspielraum und echte Ownership statt MicromanagementKurze Entscheidungswege und direkter Einfluss auf strategische EntscheidungenSichtbarer Beitrag zum Erfolg unseres Produkts und UnternehmensDie Möglichkeit, eine Schlüsselrolle in einem wachsenden Deep-Tech-Unternehmen einzunehmenMitarbeit an einer Technologie, die die Zukunft drahtloser Kommunikation verändern kannBenefitsArbeitgeberzuschuss zum Deutschlandticket bzw. DVB‑Jobticket in Höhe von 55,10 € monatlichAlternativ Arbeitgeberzuschuss zum JobRad in Höhe von 54,90 € monatlichunbegrenzte kostenlose Fitnessstudionutzung direkt im GebäudeAltersvorsorge und Berufsunfähigkeitsversicherung mit Zuschüssen zwischen 100 und 200 € monatlichFlexibilität & ArbeitsumgebungFlexible Arbeitszeiten mit Kernarbeitszeit von 10:00 bis 15:00 UhrHybrides Arbeiten mit hoher FlexibilitätModerne Hardware und professionelle ArbeitsmittelHelle, moderne Büroräume in zentraler Lage in DresdenErgonomisch ausgestattete ArbeitsplätzeTeam & KulturEin internationales Team mit flachen Hierarchien und kurzen KommunikationswegenDirekter Austausch mit Geschäftsführung und technischen EntscheidungsträgernKolleginnen und Kollegen, die sich gegenseitig unterstützen und Wissen teilenGemeinsame Mittagspausen und regelmäßige Team-EventsEine Unternehmenskultur, in der Eigeninitiative und neue Ideen ausdrücklich erwünscht sindSkills zu dieser Stellenanzeige: FPGA, Verilog, ASIC, Testautomatisierung, Mikroelektronik, VHDL, Fehleranalyse, NRplus, DECT, Verifikation, Digital Design, SoC, EDA und Halbleitertechnik #J-18808-Ljbffr