SeniorFPGA Developer

Projektbeschreibung: Arbeiten für einen globalen Anbieter von Netzwerk-Test-, Überwachungs- und Sicherungslösungen für Telekommunikation, Cloud, Unternehmen, Ersthelfer, Militär, Luft- und Raumfahrt sowie Eisenbahnen. Ein führendes Unternehmen in der Lichtmanagementtechnologie für 3D-Sensing, Fälschungsschutz, Unterhaltungselektronik, Industrie, Automobil, Regierung und Luft- und Raumfahrtanwendungen. Die Mitarbeiter, die an diesem Projekt arbeiten, sind leidenschaftlich daran interessiert, den Erfolg der Kunden zu unterstützen, und wir begrüßen Menschen, die jeden Tag ihr Bestes ins Unternehmen einbringen – um Fragen zu stellen, zusammenzuarbeiten und Lösungen zu finden, die unsere Kunden begeistern.

Verantwortlichkeiten:

Wir suchen einen Principal/Staff-Level FPGA-Ingenieur – eine anerkannte technische Autorität – der die FPGA-Architektur für unsere hochmodernen Kommunikations-Test- und Messprodukte verantwortet. Der erfolgreiche Kandidat wird die End-to-End-FPGA-Architektur definieren und vorantreiben, einschließlich Make/Buy-Abwägungen zu IP, Floorplanning und Timing-Closure-Strategien für Multi-Gigabit-Designs sowie DFX-Ansätze unter Verwendung von Verilog/SystemVerilog/VHDL und branchenführenden Simulations-, Synthese-, Platzierungs- und Routen- sowie formalen/UVM-Verifizierungstools. Diese Person wird als letzter technischer Eskalationspunkt für FPGA-Design- und Debug-Probleme im Team fungieren, andere FPGA-Ingenieure betreuen und die Ursachenanalyse von Silicon- und Board-Startproblemen leiten, die anderswo nicht gelöst werden konnten.

Fähigkeiten:

• BS oder MS-Abschluss in Elektrotechnik und/oder Computertechnik mit mindestens 12-15 Jahren relevanter Erfahrung, einschließlich mindestens 5+ Jahren speziell in der Architektur und dem Abschluss von Timing bei Multi-Gbps SerDes/transceiver-basierten FPGA-Designs.
• Nachgewiesene Expertise in der Architektur und Implementierung von Hochgeschwindigkeits-FPGA-Designs unter Verwendung von Verilog/SystemVerilog und/oder VHDL erforderlich.
• Tiefe, praktische Expertise mit FPGA-Transceivern, Hard-IP und PLLs – einschließlich Timing-Closure, Equalization und Link-Debug bei Multi-Gbps-Raten – erforderlich (nicht nur beiläufige Erfahrung).
• Nachgewiesene Erfahrung beim Schließen von Timing und Debugging von Link-Layer-Problemen bei Hochgeschwindigkeits-Ethernet (10M bis 1.6T) und IP-Protokollstapeln in Produktionsdesigns.
• Nachgewiesene Expertise mit optischen Schnittstellen und Modulen (SFPs, QSFPs) in ausgelieferten Produkten.
• Tiefe Kenntnisse über VLANs, MPLS, VPLS und Voice/Video über IP (VoIP, IPTV).
• Umfangreiche Erfahrung mit AMD- oder Altera-FPGA-Geräten und deren vollständigen Implementierungstoolchains, einschließlich fortgeschrittener Timing-Closure- und Floorplanning-Techniken.
• Nachgewiesene Erfahrung mit formaler Verifizierung und/oder UVM-basierten Verifizierungsmethoden, nicht beschränkt auf gerichtete Testbenches.
• Nachgewiesene Erfolgsbilanz bei der Umsetzung von FPGA-Designs von der Architektur bis zur Serienproduktion, einschließlich systemtechnischer Abwägungen an der HW/FW-Grenze.
• Versionierungserfahrung mit Git oder ähnlichen Tools.
• Außergewöhnliche schriftliche und mündliche Kommunikationsfähigkeiten, einschließlich der Fähigkeit, Ingenieure zu betreuen und Architekturentscheidungen mit Stakeholdern weltweit zu kommunizieren.
• Außergewöhnliche analytische und organisatorische Fähigkeiten mit einem kompromisslosen Engagement für Genauigkeit und technische Strenge in einer schnelllebigen Produktumgebung.

Nice to have:

• Patente oder veröffentlichte Arbeiten in FPGA-Architektur, Hochgeschwindigkeitsdigitaldesign oder DSP.
• Erfahrung in der Definition von Teststrategien für Multi-Gbps-Konformitätstests (insbesondere relevant für T&M-Produktentwicklung).
• Allgemeine Mikroprozessor- und DSP-Systeme, PCIe, Hochgeschwindigkeits-Digitalplatinen-Design, PLL-Design und Analogsignalaufbereitung.
• Simulationskenntnisse mit Siemens Questa, Aldec Riviera oder ähnlichen Tools.
• Beitrag zu oder tiefe Vertrautheit mit offenen Verifizierungsmethoden (z.B. cocotb, UVM-Community-Beiträge).
• Nutzung von generativen KI-Tools zur Unterstützung bei Konzept und Implementierung von FPGA-Designs.

Sprachen: Englisch: B2 Oberes Mittelmaß

Seniorität: Lead

Remote Deutschland, Deutschland

Req. VR-124323

C/C++ Cross Industry Solutions

04/08/2026

Req. VR-124323