Principal Cadence Layout Engineer

Principal Cadence Layout Engineer

Zürich Vollzeit Vor Ort
M

Auf einen Blick

  • Aufgaben: Gestalte und verifiziere maßgeschneiderte Analog-/Mixed-Signal-IPs in einem innovativen Team.
  • Unternehmen: MACOM, ein globaler Marktführer in der Halbleitertechnologie mit über 75 Jahren Erfahrung.
  • Vorteile: Attraktives Gehalt, Gesundheitsleistungen und Möglichkeiten zur beruflichen Weiterentwicklung.
  • Weitere Informationen: Dynamisches Arbeitsumfeld mit hervorragenden Karrierechancen.
  • Warum dieser Job: Sei Teil der nächsten Generation von Konnektivitätsinfrastruktur und arbeite an bahnbrechenden Technologien.
  • Qualifikationen: Mindestens 10 Jahre Erfahrung im Custom Layout und Kenntnisse in Cadence Virtuoso.

MACOM (NASDAQ: MTSI) ist ein globaler Marktführer im Design und in der Herstellung fortschrittlicher Halbleiterprodukte in einer Vielzahl von Endmärkten, einschließlich Rechenzentren, Telekommunikation, Industrie sowie Luft- und Raumfahrt und Verteidigung. Wir entwickeln innovative, hochmoderne Technologien und Produkte im Bereich der Hochfrequenz (RF), Mikrowellen, Millimeterwellen, Photonik und Hochgeschwindigkeits-Analogtechnologien. Unsere Lösungen unterstützen kritische Netzwerk-Infrastruktur-Anwendungen wie künstliche Intelligenz, Hochleistungsrechnen, Satellitenkommunikation, Radar, unbemannte Luftfahrzeuge, medizinische Geräte, Test- und Messgeräte sowie fortschrittliche drahtlose Netzwerke. MACOM verfügt über mehr als 75 Jahre Erfahrung in der Entwicklung von Halbleiterprozessen, Wafer-Fabrikation, Schaltungsdesign, fortschrittlicher Verpackung, Systemarchitektur und Anwendungsengineering. Wir sind dem Erfolg unserer Kunden verpflichtet und arbeiten mit ihnen zusammen, um ihre herausforderndsten Probleme zu lösen, indem wir Halbleiterlösungen anbieten, die an der Spitze der höchsten Leistung, der höchsten Frequenzen und/oder der höchsten Datenraten stehen.

In dieser Rolle wird der Layout-Ingenieur eng mit dem Designteam zusammenarbeiten, um benutzerdefinierte Analog-/Mixed-Signal-IPs zu layouten und zu verifizieren. Zu den Aufgaben gehören:

  • Leitung des vollständigen IC-Layout-Designs und der Verifizierung, einschließlich Chip-Layoutplanung, Analog-IP-Layout und Chip-Level-Layout-Integration verschiedener analoger, gemischter Signal- und ASIC-Blöcke.
  • Vollständige Verifizierung des Block- und Top-Level-Layouts, einschließlich Extraktion, DRC, LVS und DFM-Prüfung.
  • Planung des Layout-Zeitplans und Zusammenarbeit mit anderen IP-Layout-Ingenieuren zur Integration verschiedener Layout-Blöcke.
  • Zusammenarbeit mit Designern bei der Block- und Top-Level-Layoutplanung.
  • Layout-Überprüfung für Power/GND-Routing, Elektromigration, Signalpfadprüfung, Matching und Signal-Kopplung.

Qualifikationen:

  • Expertise im Hochgeschwindigkeits-Layout-Design mit gutem Verständnis von Parasitiken.
  • Mindestens 10 Jahre Erfahrung im benutzerdefinierten Layout.
  • Kenntnisse im Cadence Virtuoso Design Flow.
  • Hohe Kompetenz in der Interpretation von CALIBRE DRC-, ERC- und LVS-Berichten.
  • Umfassendes Verständnis von IR-Drop, RC-Verzögerung, Elektromigration und Chip-Finishing.
  • Fähigkeit zur Floor-Planung und Flächenabschätzung.
  • Gute Kommunikation mit Schaltungsdesignern und anderen Layout-Ingenieuren.
  • Vertrautheit mit Hochgeschwindigkeits-BiCMOS-Layouts ist von Vorteil.
  • Scripting in Cadence ist von Vorteil.
  • Mindestens einen Bachelor-Abschluss in Ingenieurwissenschaften.

Principal Cadence Layout Engineer Arbeitgeber: MACOM

MACOM ist ein hervorragender Arbeitgeber, der seinen Mitarbeitern die Möglichkeit bietet, an der Spitze der Halbleitertechnologie zu arbeiten. Mit über 75 Jahren Erfahrung in der Branche fördern wir eine innovative Arbeitskultur, die auf Zusammenarbeit und persönlichem Wachstum basiert. Unsere Mitarbeiter profitieren von einem dynamischen Umfeld, das nicht nur herausfordernde Projekte bietet, sondern auch kontinuierliche Weiterbildung und Entwicklungsmöglichkeiten in einer zukunftsorientierten Branche.

M

Kontaktdaten:

MACOM Recruiting-Team

Wir glauben, dass du diese Fähigkeiten brauchst, um Principal Cadence Layout Engineer mit Bravour zu bestehen

Layout Design
Analog/Mixed-Signal IPs
Chip Floor Planning
DRC (Design Rule Check)
LVS (Layout Versus Schematic)
DFM (Design for Manufacturing)
High-Speed Layout Design