Auf einen Blick
- Aufgaben: Leite die Planung und das Layout komplexer Chips und integriere innovative Technologien.
- Unternehmen: Innovatives Halbleiterunternehmen mit internationalem Team in München.
- Vorteile: Attraktives Gehalt, Weiterbildungsmöglichkeiten und internationale Zusammenarbeit.
- Weitere Informationen: Führungskompetenz und Mentoring von Junior Engineers sind gefragt.
- Warum dieser Job: Gestalte die Zukunft der Elektronik mit fortschrittlichen CMOS- und BiCMOS-Technologien.
- Qualifikationen: Mindestens 10 Jahre Erfahrung im analogen und digitalen IC-Layout.
Das prognostizierte Gehalt liegt zwischen 72000 - 88000 € pro Jahr.
Standort: München, Deutschland
Art der Anstellung: Festanstellung
Unternehmensübersicht
Unser Kunde ist ein innovatives Halbleiterunternehmen, das fortschrittliche CMOS- und BiCMOS-Technologien für elektronische Systeme der nächsten Generation entwickelt. Das R&D-Team in München arbeitet eng mit internationalen Designzentren zusammen und liefert komplexe IC-Lösungen von der Chipplanung und dem Layout bis hin zur Verifizierung und Tape-Out.
Die Rolle
Als Senior Layout Design Engineer übernehmen Sie die Verantwortung für die Chipplanung auf höchster Ebene, das individuelle analoge und digitale Layout, die Chipintegration und die physische Verifizierung. Die Rolle bietet auch ein starkes Element der technischen Führung, einschließlich der Mentoring von Junior-Ingenieuren und der Koordination internationaler Layout-Teams.
Hauptverantwortlichkeiten
- Leitung der Chipplanung und des Floorplannings auf höchster Ebene
- Durchführung von Full-Custom-Layouts für CMOS- und BiCMOS-Schaltungen
- Entwicklung von Block-, Sub-Block- und Chip-Level-Layouts
- Optimierung von Layouts hinsichtlich Fläche, Abgleich, Leistung und Signalintegrität
- Durchführung von Leistungsplanung, Abschirmung und Geräteabgleich
- Verwaltung von DRC-, LVS- und ERC-Verifizierungen
- Unterstützung bei der Chipintegration, Verifizierung und Tape-Out
- Überprüfung und Koordination der Arbeiten von internationalen/offshore Layout-Teams
- Mentoring von Junior-Layout-Ingenieuren und externen Auftragnehmern
- Entwicklung und Verbesserung von Layout-Methoden und Best Practices
Anforderungen
- Über 10 Jahre Erfahrung im analogen und voll-custom digitalen IC-Layout
- Starke Erfahrung im CMOS- und BiCMOS-Layout
- Ausgezeichnete Erfahrung mit Cadence Virtuoso
- Erfahrung mit Cadence PVS und/oder Mentor Calibre
- Fundierte Kenntnisse in DRC, LVS, ERC, Parasitiken, Abgleich, Übersprechen, IR-Abfall und Elektromigration
- Erfahrung mit Chip-Level-Floorplanning und Integration analoger Blöcke
- Nachweisliche Erfahrung in der Durchführung von IC-Designs durch Verifizierung und Tape-Out
Bevorzugte Erfahrung
- Erfahrung mit fortschrittlichen CMOS/BiCMOS-Prozesstechnologien
- Erfahrung in 180nm, 65nm, 55nm und/oder 22nm Technologien
- Erfahrung im Mentoring oder in der Koordination anderer Layout-Ingenieure
- Scripting/Automatisierungserfahrung
- Erfahrung in internationalen Halbleiterdesign-Teams
Warum beitreten?
- Übernehmen Sie die Verantwortung für komplexe Chip-Level-Layouts und -Integrationen
- Arbeiten Sie mit fortschrittlichen CMOS- und BiCMOS-Technologien
- Zusammenarbeit mit internationalen Halbleiterdesign-Teams
- Einfluss auf Layout-Methoden und Best Practices
- Kombinieren Sie praktische technische Arbeit mit technischer Führung
Senior Analog Layout Design Engineer in München Arbeitgeber: microTECH Global Limited
Als Arbeitgeber in Dresden bieten wir unseren Field Service Engineers - Thermal ein dynamisches und unterstützendes Arbeitsumfeld, das auf kontinuierliches Lernen und berufliche Weiterentwicklung ausgerichtet ist. Unsere Mitarbeiter profitieren von umfassenden Schulungen, einer offenen Unternehmenskultur und der Möglichkeit, an innovativen Projekten in der Halbleiterindustrie zu arbeiten. Zudem legen wir großen Wert auf Teamarbeit und die Förderung individueller Stärken, um gemeinsam erfolgreich zu sein.
