Staff Digital Design Engineer

Monolithic Power Systems, Inc. (MPS) ist eines der am schnellsten wachsenden Unternehmen in der Halbleiterindustrie. Wir sind weltweit technische Führer in integrierten Leistungshalbleitern und Systemen für die Energieverteilung. Bei MPS fördern wir Kreativität, sind leidenschaftlich für Nachhaltigkeit und engagieren uns, unseren Kunden innovative Produkte und Lösungen anzubieten. Unser Technologieportfolio hilft, unsere Welt mit Energie zu versorgen - kommen Sie in unser Team und sehen Sie, wie SIE einen Unterschied machen können.

Stellenbeschreibung:

Zusammenfassung: Ein Sr. Digital Design Engineer leitet das End-to-End-Design und die Entwicklung von digitalen und gemischten Signal-ICs unter Verwendung modernster Technologien mit branchenüblichen ASIC-Tools. Zu den zu entwerfenden/zu verifizierenden Produkten gehören möglicherweise Leistungsmanagement, Signalmanagement und gemischte Signal-Funktionen. MPS-Produkte umfassen: Schaltregler, Sensoren, Motorsteuerungen, Displaytreiber, Audioverstärker und Leistungshalbleiter-ICs für schnell wachsende tragbare und nicht tragbare Märkte wie Notebooks, Mobiltelefone, Telekommunikation, Digitalkameras, Automobile und Netzwerkausrüstung.

Wesentliche Funktionen:

• Definition und Dokumentation der digitalen Architektur.
• RTL-Design, Debugging und Verifizierung.
• Analyse der Verifizierungsmetriken.
• IP-Definition, -Entwicklung, -Integration und -Verifizierung.
• Synthese: Definition von Timing-, Ein-/Ausgangs- und DFT-Bedingungen. Analyse von Ergebnissen und Berichten.
• LEC: Definition und Debugging von Bedingungen. Analyse von Ergebnissen und Berichten.
• P&R-Unterstützung mit MMMC-Definition und Debugging.
• DFT-Implementierung, Debugging und Analyse von Berichten.
• ATPG-Generierung und Simulation.
• Gate-Level-Verifizierung.
• Leistungsanalysen und -simulationen.
• Timing-Analyse und Abnahme.
• AMS-Verifizierungsunterstützung.
• Post-Silicon-Validierungsunterstützung.
• Enge Zusammenarbeit mit anderen Abteilungen zur Produktdefinition.

Qualifikationen:

• BSEE + 8 Jahre Erfahrung, MSEE + 5 Jahre Erfahrung im digitalen ASIC-Design.
• Fähigkeit, unabhängig zu arbeiten und mit anderen Teams oder Abteilungen zusammenzuarbeiten.
• Solides Wissen über den gesamten ASIC-Entwicklungsprozess.
• Ausgezeichnete RTL Verilog oder System Verilog Programmierkenntnisse.
• Kenntnisse über standardisierte digitale Verifizierungssprachen (System Verilog, UVM) und Metriken.
• Sehr gutes Verständnis des Backend-Flows: Synthese, P&R, DFT, Leistung, LEC und STA.
• Ausgezeichnete schriftliche/mündliche Kommunikationsfähigkeiten und starke Teamarbeit/Kollaboration.
• Kenntnisse/Erfahrungen mit Folgendem sind von Vorteil:

• Automobilstandards
• Embedded Designs und/oder Firmware-Entwicklung
• Kenntnisse der Leistungsmanagementbranche/-anwendungen
• I2C, I3C, SPI, USB, PMBUS
• FPGA-Design und -Validierung
• ARM-Designs
• Skripting- und Automatisierungssprachen wie TCL, Python und C/C++

Monolithic Power Systems, Inc. (MPS) strebt danach, eine Kultur der Vielfalt, Chancengleichheit und Inklusion aufzubauen und aufrechtzuerhalten. Wir erkennen an, dass vielfältige Stimmen und Ideen unser Unternehmen und unsere Produkte stärken, und wir glauben, dass unsere Mitarbeiter davon profitieren, wenn sie in einer inklusiven Kultur von Teamarbeit, Fairness und Toleranz eingebettet sind. Wir sind uns bewusst, dass die Schaffung eines inklusiven Arbeitsplatzes, der alle Mitarbeiter unterstützt, entscheidend für unseren Erfolg ist.

Ein gültiges Behindertenzertifikat wird als Pluspunkt im Rahmen unseres Engagements für Arbeitsplatzinklusion und Vielfalt betrachtet.

Monolithic Power Systems, Inc. (MPS) ist ein Arbeitgeber, der Chancengleichheit bietet und Vielfalt in unserer Belegschaft schätzt. Es ist die Politik von MPS, allen qualifizierten Bewerbern und Mitarbeitern ohne Rücksicht auf Rasse, Hautfarbe, Religion, Geschlecht, sexuelle Orientierung, Geschlechtsidentität, nationale Herkunft, Alter, Behinderung, geschützten Veteranenstatus oder besonderen behinderten Veteranen, Familienstand, Schwangerschaft, genetische Informationen oder einen anderen rechtlich geschützten Status gleiche Chancen zu bieten.