Principal Digital IP Design Engineer (f/m/d)

Business Line Description: Das Advanced Chip Engineering Digital IP-Team definiert und entwickelt Komponenten für eine Vielzahl von Produkten, einschließlich Automobil-Mikroprozessoren, Anwendungsprozessoren, Mikrocontrollern und Netzwerktechnologien. Das Münchener Digital IP-Team entwickelt Schnittstellenkomponenten, DSP-Subsysteme, die nächste Generation von AI/ML-Kernen und RISCV-IPs.

Hauptverantwortlichkeiten:

• Entwicklung und Implementierung von digitalen IP- und Logikdesigns für komplexe Mixed-Signal System-on-Chips (SoCs), unter Einhaltung der architektonischen Spezifikationen und Leistungsanforderungen.
• Enge Zusammenarbeit mit Hardware- und Softwareteams sowie Architektur- und Systemengineering-Teams, um die IP-Funktionalität und systemweite Anwendungsfälle zu verstehen, um Funktionen und Schnittstellen zu definieren und digitale Blöcke zu integrieren.
• Entwicklung von qualitativ hochwertigem, flächenoptimalem, energieeffizientem RTL-Design unter Verwendung von branchenspezifischen Hardware-Beschreibungssprachen (Verilog/SystemVerilog).
• Durchführung von Designqualitätsprüfungen wie Lint, CDC/RDC usw. mit branchenspezifischen Tools.
• Durchführung von IP-Level-Designverifikationsaktivitäten, einschließlich grundlegender Testbench-Entwicklung, Simulation und Debugging zur Sicherstellung der funktionalen Korrektheit.
• Abschluss der IP-Synthese und grundlegende Timing-Analyse zur Erfüllung von Timing-, Flächen- und Leistungszielen.
• Sicherstellung, dass die IP-Designimplementierung gemäß den Anforderungen an die Testbarkeit (DFT) erfolgt.
• Erstellung umfassender Entwurfsdokumentationen und Teilnahme an Entwurfsüberprüfungen.
• Fehlerbehebung und Lösung von Designproblemen während des gesamten Entwicklungszyklus.
• Aktualisierung über die neuesten Branchentrends, Tools und Methoden im digitalen Design.

Qualifikation:

• Bachelor- oder Masterabschluss in Elektrotechnik, Informatik oder einem verwandten Bereich.
• Mindestens 10 Jahre Erfahrung im IP- oder Subsystemdesign.
• Solides Verständnis der Mikroprozessorarchitektur, Interconnects und Cache-Kohärenzmechanismen.
• Praktische Erfahrung im CPU-Design (proprietäre Kerne, RISC-V oder AI/ML-Beschleuniger).
• Erfahrung in der Nutzung von KI-basierten Tools zur Verbesserung der Entwicklungs- und Designeffizienz.
• Erfahrung mit AMBA-Protokollen (AHB, AXI, ACE, CHI) und Speichersystemen (ROM, RAM, Flash, DDR/LPDDR).
• Fortgeschrittene Kenntnisse in Verilog, SystemVerilog und C/C++.
• Kenntnisse in Skriptsprachen wie Python, Perl, TCL oder Shell.
• Erfahrung im Debuggen von Designs sowohl in Pre-Silicon- (Simulation/Emulation/FPGA) als auch in Post-Silicon-Umgebungen.
• Starke analytische und problemlösende Fähigkeiten.
• Ausgezeichnete schriftliche und mündliche Kommunikationsfähigkeiten in Englisch.
• Grundkenntnisse in Deutsch sind von Vorteil.

Bitte beachten Sie: Der erfolgreiche Kandidat kann für sicherheitsrelevante Aufgaben verantwortlich sein. Der Einsatz kann im Rahmen von Sicherheitszertifizierungen erfolgen, daher ist eine bewusste und zuverlässige Arbeitsweise erforderlich.