Principal Digital IP Verification Engineer (f/m/d)

Die MCU/MPU Engineering Digital IP Gruppe definiert und entwickelt Komponenten für eine Vielzahl von Produkten, einschließlich Automobil-Mikroprozessoren, Anwendungsprozessoren, Mikrocontroller und Netzwerklösungen. Das Münchener Digital IP Team konzentriert sich auf die Entwicklung von Schnittstellenkomponenten, DSP-Subsystemen, KI/ML-Kernen der nächsten Generation und RISC-V-basierten IPs. Diese Position soll das Münchener Team mit erfahrenen Verifikationsingenieuren stärken, die in mehreren digitalen IP- und Subsystembereichen arbeiten.

Hauptverantwortlichkeiten

• Durchführung der Pre-Silicon-Verifikation von AI/ML-Verarbeitungsblöcken, RISC-V-Prozessoren oder ähnlichen digitalen IPs.
• Definition und Entwicklung umfassender IP-Verifikationspläne basierend auf Anforderungen wie Branchenstandards, Produktanforderungen, Architektur und Entwurfsspezifikationen.
• Enge Zusammenarbeit mit Hardware-, Firmware- und Softwareteams sowie Architektur- und Systemengineering-Teams, um die IP-Funktionalität und systemweite Anwendungsfälle zu verstehen.
• Ausführung von Verifikationsplänen in Übereinstimmung mit Produktspezifikationen, um eine qualitativ hochwertige, fehlerfreie IP-Lieferung sicherzustellen.
• Architektur, Entwicklung, Debugging und Wartung von UVM-basierten Verifikationsumgebungen für RTL-Simulationen.
• Entwicklung von Testfällen innerhalb geeigneter Verifikationsrahmen, einschließlich Stimulusgenerierung und assertionsbasierter Verifikation.
• Durchführung von Simulationen über mehrere Abstraktionsebenen (RTL, power-aware RTL, Gate-Level, FPGA und Emulationsplattformen).
• Durchführung von Regressionen, Analyse der Ergebnisse und Förderung des Abschlusses von funktionalen und Codeabdeckungen.
• Identifizierung von Problemen, Debugging von Fehlern und Beitrag zur kontinuierlichen Verbesserung der Verifikationsmethoden und -abläufe.

Qualifikationen

• Bachelor- oder Masterabschluss in Elektrotechnik, Informatik oder einem verwandten Bereich.
• Mindestens 10 Jahre Erfahrung in der IP- oder Subsystemverifikation.
• Solides Verständnis der Mikroprozessorarchitektur, Interconnects und Cache-Kohärenzmechanismen.
• Praktische Erfahrung mit CPU-Verifikation (proprietäre Kerne, RISC-V oder AI/ML-Beschleuniger).
• Erfahrung im Einsatz von KI-basierten Tools zur Verbesserung der Entwicklungs- und Verifikationseffizienz.
• Starke Erfahrung in der Testbench-Entwicklung mit UVM für IP, Subsysteme oder SoC-Level-Verifikation.
• Erfahrung mit AMBA-Protokollen (AHB, AXI, ACE, CHI) und Speichersystemen (ROM, RAM, Flash, DDR/LPDDR).
• Fortgeschrittene Kenntnisse in Verilog, SystemVerilog und C/C++.
• Kenntnisse in Skriptsprachen wie Python, Perl, TCL oder Shell.
• Starkes Verständnis der metrikgesteuerten Verifikation, einschließlich funktionaler und Codeabdeckung.
• Erfahrung mit gerichteten und eingeschränkt-zufälligen Verifikationsmethoden.
• Praktisches Wissen über formale Verifikationstechniken und assertionsbasierte Verifikation.
• Erfahrung im Debugging von Designs sowohl in Pre-Silicon- (Simulation/Emulation) als auch in Post-Silicon-Umgebungen.
• Starke analytische und problemlösende Fähigkeiten.
• Exzellente schriftliche und mündliche Kommunikationsfähigkeiten in Englisch.
• Grundkenntnisse in Deutsch sind von Vorteil.

Bitte beachten Sie: Der erfolgreiche Kandidat kann für sicherheitsrelevante Aufgaben verantwortlich sein. Der Einsatz kann im Rahmen von Sicherheitszertifizierungen erfolgen, daher ist eine bewusste und zuverlässige Arbeitsweise erforderlich.