semify is seeking a Digital Verification Engineer in Graz for a full-time hybrid role. You will verify, validate, and debug digital ASIC/FPGA designs, applying robust verification methodologies and test plans. The position emphasizes independent work and team collaboration in a dynamic setting. Ideal candidates will have 8+ years in digital verification, UVM experience, RTL debugging, and strong analytical and communication skills. Relocation not required for local candidates.
#J-18808-Ljbffr
#J-18808-Ljbffr
Lead Digital Verification Engineer – Hybrid (FPGA/ASIC) Arbeitgeber: semify
Semify ist ein hervorragender Arbeitgeber, der seinen Mitarbeitern in Graz eine dynamische und unterstützende Arbeitsumgebung bietet. Mit einem hybriden Arbeitsmodell fördern wir eine ausgewogene Work-Life-Balance und bieten zahlreiche Möglichkeiten zur beruflichen Weiterentwicklung in einem innovativen Team, das an spannenden Projekten im Bereich Mixed-Signal-ASICs und RISC-V-Mikrocontrollern arbeitet.
