Digital Verification Sr Staff Engineer/ Principal Engineer

Wir sind bei Synopsys, wo wir die Innovationen vorantreiben, die unsere Lebensweise und unsere Verbindungen prägen. Unsere Technologie ist zentral für die Ära der allgegenwärtigen Intelligenz, von selbstfahrenden Autos bis hin zu lernenden Maschinen. Wir führen im Chipdesign, in der Verifikation und in der IP-Integration und ermöglichen die Schaffung von Hochleistungs-Siliziumchips und Softwareinhalten. Schließen Sie sich uns an, um die Zukunft durch kontinuierliche technologische Innovation zu transformieren.

Sie sind ein leidenschaftlicher und erfahrener ASIC Digital Design Engineer mit einem starken Hintergrund in der Designverifikation. Sie gedeihen in einer kollaborativen Umgebung und haben ein scharfes Auge für Details. Ihre technische Expertise wird durch Ihre Fähigkeit ergänzt, effektiv zu kommunizieren und gut im Team zu arbeiten. Sie sind selbstmotiviert und begeistert von Technologie und Problemlösung. Mit mindestens 5 Jahren Erfahrung in der Designverifikation haben Sie Ihre Fähigkeiten im Umgang mit Simulationswerkzeugen, Skriptsprachen und fortgeschrittenen Verifikationstechniken verfeinert. Sie haben ein solides Verständnis von digitalen und gemischten Signaldesigns und sind bestrebt, zu bahnbrechenden Technologien beizutragen, die Data Center, KI/ML und 5G-Anwendungen ermöglichen.

Verantwortlichkeiten & Technische Ausführung

• Beheben Sie bedeutende und einzigartige technische Herausforderungen, indem Sie komplexe Situationen und Daten analysieren – einschließlich immaterieller Werte und Abwägungen – um die angemessensten Maßnahmen zu bestimmen.
• Üben Sie unabhängiges Urteilsvermögen bei der Auswahl und Anwendung fortschrittlicher Verifikationsmethoden, -techniken, -werkzeuge und Bewertungskriterien, um kritische Projekt- und Geschäftsergebnisse zu erzielen.
• Leiten Sie die technische Richtung und Ausführung für mission-kritische Projekte, fungieren Sie als oberste technische Autorität und geben Sie die endgültige Genehmigung für wichtige Design- und Verifikationsentscheidungen.
• Entwickeln, verfeinern und standardisieren Sie Verifikationsmethoden, -rahmen und Best Practices und stellen Sie deren Übernahme in Teams und Projekten sicher.
• Koordinieren und stimmen Sie globale, funktionsübergreifende Teams (Design, DFT, Analog, Software, Validierung, Kunde) ab, um informierte Entscheidungen zu treffen und Konflikte zu lösen.
• Mentorieren, motivieren und beeinflussen Sie Ingenieure auf allen Ebenen und fördern Sie eine kollaborative und leistungsstarke Kultur sowohl intern als auch mit externen Partnern.
• Proaktives Management und Lösung technischer und organisatorischer Konflikte sowie kontinuierliche Verbesserung der Verifikations- und Entwicklungsprozesse zur Balance von Qualität, Zeitplan und Skalierbarkeit.
• Demonstrieren Sie ein starkes Geschäftswissen, verstehen Sie die Auswirkungen auf den Kunden, die Produktstrategie, das Risikomanagement und die Abwägungen von Kosten/Zeitplänen; treffen Sie kritische Entscheidungen, die direkt die Produktqualität, den Erfolg des Kunden und die Geschäftsergebnisse beeinflussen.
• Leiten und beteiligen Sie sich an der Entwicklung und Validierung komplexer digitaler und gemischter Signalverifikationslösungen für Hochgeschwindigkeits-Schnittstellen-IP.
• Definieren und überprüfen Sie Verifikationsstrategien, einschließlich Testplänen, Checklisten, Abdeckung, Assertionsplanung und Abschlussmetriken.
• Architekt und überwachen Sie die Erstellung robuster Verifikationsumgebungen aus funktionalen und mikroarchitektonischen Spezifikationen.
• Treiber der Anwendung fortschrittlicher Verifikationstechniken wie eingeschränkte Zufalls-Generierung, funktionale Abdeckung, Assertions und formale Verifikation.
• Überprüfen und sicherstellen der Qualität von Testfällen, Prüfern, Scoreboards und Abdeckungsmodellen im Hinblick auf die Verifikationsziele.
• Leiten und beheben Sie komplexe Simulations- und Debugging-Bemühungen, einschließlich gemischter Signale und Realzahlmodellierung mit SystemVerilog.
• Überwachen Sie RTL, GLS, Co-Simulation und Abdeckungsabschluss über Projekte hinweg.
• Leiten und beteiligen Sie sich an technischen und architektonischen Überprüfungen und geben Sie Anleitungen zu Risiko, Qualität und Bereitschaft.
• Agieren Sie als senior technischer Ansprechpartner für Kunden, unterstützen Sie das IP-Setup, Debugging und Methodenausrichtung in Kundensimulationsumgebungen.
• Fördern Sie die kontinuierliche Verbesserung von Verifikationsabläufen, Automatisierung und Entwicklungsprozessen, um eine skalierbare, qualitativ hochwertige Lieferung sicherzustellen.

Was Sie benötigen

• BS/MS/PhD in Elektrotechnik, Elektromechanik, Telekommunikation.
• 10+ Jahre Erfahrung in der Designverifikation.
• Starke Fähigkeiten mit VCS/Verdi-Simulationswerkzeugen und formalen Verifikationswerkzeugen (vc_formal).
• Kenntnisse in UPF, UVM (Universal Verification Methodology) und SVA (SystemVerilog Assertion) sind von Vorteil.
• Beherrschung des Debuggings und nachgewiesene Erfahrung in Perl/TCL/Python-Scripting sind von Vorteil.

Wer Sie sind

• Hochgradig verantwortungsbewusst und ergebnisorientiert.
• Exzellente Englischkenntnisse in Wort und Schrift.
• Ein großartiger Teamplayer, der bereit ist, andere zu unterstützen.
• Selbstmotiviert und hochgradig begeistert von Technologie und Problemlösungen.

Das Team, dem Sie angehören werden

Sie werden Teil eines hochmotivierten und talentierten Ingenieurteams in Vietnam, das mit Experten aus der ganzen Welt zusammenarbeitet. Das Team widmet sich der Entwicklung und Validierung komplexer digitaler und gemischter Signal-IP und treibt Innovationen in Data Center, KI/ML und 5G-Anwendungen voran.