Senior Staff- Interface IP Verification (Pre-Silicon- PCIe/CXL/DDR/Ethernet) in Großmehring, München

Wir sind Synopsys, der Marktführer in Engineering-Lösungen von Silizium bis Systeme, der es Kunden ermöglicht, schnell AI-gesteuerte Produkte zu innovieren. Wir liefern branchenführende Siliziumdesign-, IP-, Simulations- und Analyse-Lösungen sowie Design-Dienstleistungen.

Sie haben Jahre damit verbracht, Silizium zu verifizieren, das in Rechenzentren, KI-Beschleunigern und Hochleistungs-Systemen eingesetzt wird, bei denen ein Ausfall keine Option ist. Die Protokolle, die Sie verifizieren, PCIe, CXL, DDR, Ethernet, sind für Sie keine abstrakten Spezifikationen. Sie sind lebendige Systeme mit Randfällen, die sich nur um 3 Uhr morgens während eines Regressionstests offenbaren, und Sie sind der Ingenieur, der sie vor dem Tape-Out findet.

Sie denken in Schichten. Sie können eine fehlerhafte Assertion in der UVM-Umgebung debuggen, sie auf ein RTL-Timing-Problem zurückverfolgen und dann mit einer Lücke in der Protokollkonformität verbinden, ohne den Faden dessen zu verlieren, was tatsächlich kaputt gegangen ist. Wenn jemand sagt: 'Die Abdeckung liegt bei 95%', fragen Sie, welche 5% fehlen und ob es wichtig ist.

Sie warten nicht auf perfekte Dokumentation. Spezifikationen sind unvollständig, Architekturen entwickeln sich weiter, und Sie haben gelernt, mit dem zu arbeiten, was Sie haben, die richtigen Fragen zu stellen und Verifizierungsumgebungen zu erstellen, die sich anpassen, während sich das Design weiterentwickelt. Sie haben starke Meinungen darüber, was einen Testbench wiederverwendbar macht, im Gegensatz zu einem, der technische Schulden verursacht, und Sie scheuen sich nicht, zurückzupushen, wenn eine Verifizierungsstrategie reale Integrationsszenarien nicht berücksichtigt.

Bei Synopsys werden Sie Interface-IP verifizieren, die die kritischsten Anwendungen der Halbleiterindustrie antreibt, und das Team, mit dem Sie arbeiten, wird von Ihnen erwarten, dass Sie führen, nicht nur ausführen.

Was Sie tun werden:

• End-to-End-Verifizierung von Interface-IP-Blöcken einschließlich PCIe, CXL, DDR und Ethernet, von der Architekturüberprüfung bis zur Siliziumfreigabe.
• Aufbau und Weiterentwicklung von UVM-basierten Verifizierungsumgebungen, die über Produktlinien hinweg wiederverwendbar und skalierbar für zukünftige Protokollgenerationen sind.
• Definition von Verifizierungsstrategien und Testplänen, die Protokollkonformität, Leistungseckfälle und systemweite Integrationsszenarien berücksichtigen.
• Entwicklung von eingeschränkt-zufälligen, abdeckungsgetriebenen Testszenarien unter Verwendung von SystemVerilog und UVM, die auf funktionale Abdeckungsabschlüsse und Freigabequalität abzielen.
• Debugging komplexer mehrschichtiger Probleme, die RTL-Logik, Protokollzustandsmaschinen, Timing und Testbench-Infrastruktur umfassen, unter Verwendung von VCS oder gleichwertigen Simulatoren.
• Zusammenarbeit mit Architektur-, Design-, Firmware- und Systemteams, um Probleme früh im Entwicklungszyklus zu identifizieren und zu lösen.
• Mentoring von Verifizierungsingenieuren in UVM-Methodik, Abdeckungsanalyse, Debugging-Techniken und Best Practices in der Verifizierung.

Der Einfluss, den Sie haben werden:

• Ihre Verifizierungsarbeit wird direkt die Qualität und Zuverlässigkeit von IP bestimmen, die in KI-Plattformen, Cloud-Infrastrukturen und Automobilsystemen weltweit integriert sind.
• Die Testbenches und Verifizierungs-IP, die Sie erstellen, werden über mehrere Produktgenerationen hinweg wiederverwendet, wodurch Ihr Einfluss in der Organisation multipliziert wird.
• Ihre Abdeckungsstrategien und Freigabekriterien werden den Standard für die Verifizierungsqualität im gesamten Interface-IP-Portfolio setzen.
• Die Protokollfehler, die Sie vor dem Silizium erfassen, werden kostspielige Neugestaltungen und Verzögerungen für Kunden verhindern, die nächste Generation von SoCs entwickeln.
• Ihre technische Führung wird Verbesserungen der Verifizierungsmethodik gestalten, die die Messlatte für das gesamte Ingenieurteam höher legen.
• Das Mentoring, das Sie bieten, wird das Wachstum von Ingenieuren beschleunigen, die die Verifizierungspraktiken, die Sie helfen, zu etablieren, weitertragen werden.
• Ihre Zusammenarbeit mit Architektur- und Designteams wird frühe Designentscheidungen beeinflussen, die die Verifizierung effizienter und Produkte robuster machen.

Was Sie benötigen:

• Ein Bachelor- oder Master-Abschluss in Elektrotechnik oder Computertechnik mit über 8 Jahren praktischer Erfahrung in der ASIC- oder SoC-Verifizierung.
• Tiefe Expertise in SystemVerilog und UVM-Methodik, mit nachweislicher Erfahrung im Aufbau skalierbarer Verifizierungsumgebungen von Grund auf.
• Starkes Protokollwissen in mindestens einem der Bereiche PCIe, CXL, DDR oder Ethernet, mit der Fähigkeit, Spezifikationen zu lesen und in Verifizierungsanforderungen zu übersetzen.
• Nachgewiesene Erfahrung in der Entwicklung von eingeschränkt-zufälligen und abdeckungsgetriebenen Verifizierungslösungen, die funktionale Freigaben erreichen.
• Solide Debugging-Fähigkeiten über RTL, Verifizierungsinfrastruktur und Protokollkonformität, mit Erfahrung in der Verwendung von branchenüblichen Simulatoren wie VCS oder ModelSim.
• Erfahrung in der Entwicklung von Verifizierungs-IP, assertionsbasierter Verifizierung oder formalen Methoden ist ein großer Vorteil.
• Kenntnisse über moderne SoC-Architekturen und Hochgeschwindigkeitskommunikationsschnittstellen sind von Vorteil.

Wer Sie sind:

• Sie können in eine Spezifikationsüberprüfung gehen, die verifizierungsrelevanten Randfälle identifizieren, die nicht ausdrücklich genannt sind, und einen Testplan erstellen, der diese abdeckt.
• Wenn eine Regression um 2 Uhr morgens vor einem Meilenstein fehlschlägt, sind Sie der Ingenieur, der die Ursache triagiert, bestimmt, ob es sich um einen echten Fehler oder ein Testbench-Problem handelt, und hat eine Lösung bis zum Morgenstand bereit.
• Sie kennen den Unterschied zwischen Abdeckung, die auf einem Dashboard gut aussieht, und Abdeckung, die tatsächlich bedeutet, dass das Design verifiziert ist, und sind bereit, das schwierige Gespräch zu führen, wenn die beiden nicht übereinstimmen.
• Sie können eine komplexe Protokollverletzung einem Designingenieur so erklären, dass die Lösung offensichtlich wird, und dann dasselbe Problem einem Architekten in Bezug auf die systemweite Auswirkung präsentieren.
• Sie fühlen sich wohl dabei, technische Diskussionen mit leitenden Ingenieuren und Architekten zu führen, selbst wenn Ihre Sichtweise den aktuellen Plan in Frage stellt.
• Sie sehen Mentoring als Teil des Jobs, nicht als zusätzliche Aufgabe, und nehmen sich Zeit, um weniger erfahrenen Ingenieuren zu helfen, nicht nur zu verstehen, was zu tun ist, sondern auch, warum es wichtig ist.

Sie werden Teil eines Teams von hochqualifizierten Verifizierungsingenieuren, die für die Entwicklung und Verifizierung branchenführender Interface-IP-Lösungen verantwortlich sind. Gemeinsam mit Experten in Architektur, Design und Verifizierung werden Sie einige der herausforderndsten technischen Probleme der Halbleiterindustrie angehen und zu Produkten beitragen, die weltweit eingesetzt werden. Das Team arbeitet global, kooperiert über Zeitzonen hinweg und schätzt technische Tiefe, Eigenverantwortung und die Art von Problemlösung, die komplexe IP tatsächlich in Kunden-Silizium zum Laufen bringt.

Belohnungen und Vorteile:

Wir bieten eine umfassende Palette von Gesundheits-, Wellness- und finanziellen Vorteilen, um Ihren Bedürfnissen gerecht zu werden. Unsere Gesamtvergütung umfasst sowohl monetäre als auch nicht-monetäre Angebote.