R&D Engineering, Sr Staff Engineer-Formal Verification

Wir sind: Bei Synopsys treiben wir die Innovationen voran, die unsere Lebensweise und unsere Verbindungen prägen. Unsere Technologie ist zentral für die Ära der allgegenwärtigen Intelligenz, von selbstfahrenden Autos bis hin zu lernenden Maschinen. Wir führen im Chipdesign, in der Verifikation und in der IP-Integration und ermöglichen die Schaffung von Hochleistungs-Siliziumchips und Softwareinhalten. Schließen Sie sich uns an, um die Zukunft durch kontinuierliche technologische Innovation zu transformieren.

Sie sind: Sie sind ein leidenschaftlicher Informatiker mit einem außergewöhnlichen analytischen Verstand, getrieben von Neugier und dem Wunsch, einige der herausforderndsten Probleme in der automatisierten logischen Argumentation und symbolischen Berechnung zu lösen. Sie gedeihen in intellektuell anregenden Umgebungen und genießen die Suche nach innovativen Lösungen in tiefen Technologiebereichen. Ihre Expertise umfasst formale Methoden, Algorithmen und Komplexitätstheorie, die es Ihnen ermöglichen, großangelegte industrielle Verifikationsherausforderungen mit Zuversicht und Kreativität anzugehen.

Sie bringen praktische Erfahrung in der Entwicklung robuster Softwarelösungen, insbesondere in C/C++. Unabhängig davon, ob Ihr Hintergrund akademisch oder industriell ist, wurden Ihre Beiträge von Kollegen anerkannt, und Sie sind bestrebt, mit führenden Experten auf diesem Gebiet zusammenzuarbeiten. Sie verstehen die Nuancen der Hardwarearchitektur und der Entwurfssprachen wie SystemVerilog oder sind begeistert, diese zu lernen, und schätzen deren Einfluss auf die Verifikationsqualität.

Sie sind anpassungsfähig, offen für neue Ideen und motiviert durch kontinuierliches Lernen. Sie schätzen Vielfalt im Denken, arbeiten gerne in kollaborativen Teams und setzen sich dafür ein, den Stand der Technik in der formalen Verifikation voranzutreiben. Sie glauben an die transformative Kraft von KI/ML-unterstützten Entwurfsabläufen und sind begeistert, das Paradigma von designzentrierter zu verifikationszentrierter Innovation zu verschieben. Vor allem sind Sie bereit, einen bedeutenden Einfluss auf die Zukunft der Technologie zu haben, indem Sie der Synopsys Formal Technology Group beitreten.

Was Sie tun werden:

• Entwerfen und Implementieren fortschrittlicher formaler Verifikationsalgorithmen und Beweismaschinen für großangelegte VLSI-Chipdesigns.
• Entwickeln skalierbarer, speichereffizienter und mathematisch robuster Solver zur Bewältigung branchenführender Verifikationsherausforderungen.
• Integrieren innovativer Lösungen in die Synopsys VC Formal-Plattform, um deren Fähigkeiten und Benutzerfreundlichkeit für Tausende von Ingenieuren weltweit zu verbessern.
• Zusammenarbeiten mit funktionsübergreifenden Teams, um formale Verifikationstechnologien in Bereiche wie Hardware-Sicherheit, funktionale Sicherheit und niedrigen Stromverbrauch zu erweitern.
• Engagieren mit Kunden und Industriepartnern, um deren Verifikationsbedürfnisse zu verstehen und erstklassige Lösungen zu liefern.
• Zur formalen Verifikationsgemeinschaft beitragen durch peer-reviewed Publikationen, technische Präsentationen und Mentoring von Junior-Teammitgliedern.

Die Auswirkungen, die Sie haben werden:

• Vorantreiben der Skalierbarkeit und Zuverlässigkeit von formalen Verifikationstools, die von führenden Chipdesignunternehmen verwendet werden.
• Überwinden von Komplexitätsbarrieren, die die Verifikation der herausforderndsten und umfangreichsten industriellen Designs ermöglichen.
• Innovation in KI/ML-unterstützten Entwurfsabläufen vorantreiben und die Verifikationslandschaft für die Halbleiterindustrie transformieren.
• Kunden befähigen, funktionale Sicherheit, Hardware-Sicherheit und Ziele für niedrigen Stromverbrauch in ihren Produkten zu erreichen.
• Fördern der breiten Akzeptanz formaler Methoden in verschiedenen Bereichen und Anwendungen.
• Ein kollaboratives, intellektuell reichhaltiges Umfeld fördern, das kontinuierliches Lernen und Wissensaustausch inspiriert.

Was Sie benötigen:

• 8-10 Jahre relevante Erfahrung.
• Expertise in formalen Methoden, Modellprüfung, Theorembeweisen und Äquivalenzprüfung.
• Starke Kenntnisse in Algorithmen, Datenstrukturen und Komplexitätsanalyse.
• Professionelle Programmierkenntnisse in C/C++ und Erfahrung in der Entwicklung großangelegter Softwaresysteme.
• Hintergrund in Hardwarearchitektur und Vertrautheit mit Entwurfssprachen wie SystemVerilog (bevorzugt, aber nicht erforderlich).
• Peer-Anerkennung in der formalen Verifikationsgemeinschaft, wie Publikationen oder Branchenauszeichnungen.

Wer Sie sind:

• Analytischer Denker mit einem scharfen Auge für Details und Problemlösungen.
• Kollaborativer Teamplayer, der Vielfalt und offene Kommunikation schätzt.
• Innovativ und anpassungsfähig, bereit, neue Technologien und Methoden zu übernehmen.
• Getrieben von Neugier und einer Leidenschaft für kontinuierliches Lernen.
• Resilient angesichts herausfordernder technischer Probleme und Komplexität.

Das Team, dem Sie angehören werden: Sie werden Teil des Synopsys VC Formal R&D-Teams – einer innovativen Gemeinschaft von Talenten und Fachwissen, die sich der Weiterentwicklung formaler Verifikationstechnologien widmet. Das Team ist bekannt dafür, tiefgreifende theoretische und praktische Probleme zu lösen und sie in weltweit führende Verifikationstools zu integrieren. Sie werden mit Experten in formalen Methoden, Softwaretechnik und KI/ML zusammenarbeiten und zur Verbreitung formaler Verifikation in den Bereichen Hardware-Sicherheit, funktionale Sicherheit, niedriger Stromverbrauch und mehr beitragen.

Belohnungen und Vorteile: Wir bieten eine umfassende Palette von Gesundheits-, Wellness- und Finanzleistungen, um Ihren Bedürfnissen gerecht zu werden. Unsere Gesamtvergütung umfasst sowohl monetäre als auch nicht-monetäre Angebote. Ihr Recruiter wird Ihnen während des Einstellungsprozesses weitere Einzelheiten zu Gehaltsbereichen und Leistungen mitteilen.