pSynthara AG in Switzerland seeks an experienced ASIC Physical Design Engineer to own timing closure and sign-off for complex IP and SOC blocks, driving Static Timing Analysis across corners and modes. You will shape constraints, partner with synthesis, PR, clock-tree, and ECO teams to ensure robust clocks and reliable sign-off on modern nodes. /ppYou will collaborate with our full-custom team to integrate ComputeRAM macros into the digital backend, automate timing checks, and deliver repeatable, /p #J-18808-Ljbffr
Senior Physical Design Engineer - Timing Closure Expert Arbeitgeber: Synthara AG
Als Arbeitgeber bieten wir Ihnen die Möglichkeit, an der Spitze der Technologie zu arbeiten und innovative Lösungen im Bereich der Speicherarchitektur zu entwickeln. Unsere Unternehmenskultur fördert Zusammenarbeit und Kreativität, während wir gleichzeitig individuelle Wachstumschancen durch Schulungen und Projekte in einem dynamischen Umfeld unterstützen. Darüber hinaus profitieren Sie von flexiblen Arbeitszeiten und einem inspirierenden Standort, der den Austausch mit führenden Experten der Branche ermöglicht.
