Auf einen Blick
- Aufgaben: Definiere und leite die DFT-Strategie für komplexe SoCs und führe ein Team von Ingenieuren.
- Unternehmen: Führendes Unternehmen in der Halbleiterindustrie mit innovativer Kultur.
- Vorteile: Attraktives Gehalt, Gesundheitsleistungen und Möglichkeiten zur beruflichen Weiterentwicklung.
- Weitere Informationen: Dynamisches Umfeld mit hervorragenden Karrierechancen.
- Warum dieser Job: Gestalte die Zukunft der Technologie und arbeite an spannenden Projekten.
- Qualifikationen: Masterabschluss in Elektrotechnik und über 5 Jahre Erfahrung im DFT-Bereich.
Das prognostizierte Gehalt liegt zwischen 60000 - 80000 € pro Jahr.
Verantwortlichkeiten
- DFT Architektur & Führung: Definieren, entwerfen und dokumentieren Sie die vollständige DFT-Strategie für komplexe SoCs. Führen und betreuen Sie ein Team von DFT-Ingenieuren während des gesamten Projektlebenszyklus.
- Flow-Entwicklung: Entwerfen, implementieren und pflegen Sie DFT-Flows unter Verwendung von Synopsys (DFTMAX, TetraMAX, PrimeShield) und Siemens Tessent (Tessent Shell, TestKompress) Toolsets.
- iJTAG Integration: Dienen Sie als interner Experte für iJTAG (IEEE 1687). Entwerfen und implementieren Sie hierarchische iJTAG-Netzwerke, Instrumentenverbindungen und ICL/PDL-Beschreibungsgenerierung für die Integration von IP-Blöcken.
- Implementierung: Treiben Sie die Einfügung von Scan, MBIST (Memory Built-In Self-Test), LBIST und Analog-Makro-Teststrukturen voran.
- ATPG & Verifizierung: Generieren und validieren Sie qualitativ hochwertige ATPG-Muster (stuck-at, Übergangsfehler, Pfadverzögerung und zellbewusst). Führen Sie umfangreiche pre-silicon DFT-Verifizierungen auf Block- und Vollchip-Ebene mit Gate-Level-Simulationen (GLS) unter Berücksichtigung der Zeit durch.
- Kollaboration im physikalischen Design: Arbeiten Sie eng mit den Synthese- und physikalischen Designteams zusammen, um DFT-bezogene Timing-Abschlüsse, Routing-Engpässe und Leistungsprobleme zu lösen.
- Silicon Bring-up & Diagnostik: Leiten Sie die Validierung nach dem Silicon, die Bereitstellung von ATE (Automatic Test Equipment) und Debug-Aktivitäten zur Diagnose von Ertragsproblemen und Silikonfehlern.
Qualifikationen
- Master-Abschluss oder höher in Elektrotechnik oder einem anderen verwandten Fachgebiet.
- Über 5 Jahre praktische Erfahrung mit DFT und Testflüssen mit kommerziellen EDA-Tools für große und komplexe SoCs.
- Starkes grundlegendes Wissen über DFT-Techniken, einschließlich JTAG, ATPG, Yield Learning, Logikdiagnose, Scan-Kompression, IEEE 1500 Std. und MBIST.
- Erfahrung mit Synopsys DFT Compiler, Tetramax und VCS ist erforderlich. Erfahrung mit Tessent und Modus/Encounter Tool Suite ist von Vorteil.
- Starke Programmierkenntnisse in Python/TCL und Shell-Skripting sind erforderlich.
DFT Design Engineer Arbeitgeber: TSMC - Taiwan Semiconductor Manufacturing Company Limited
Als DFT Design Engineer in unserem innovativen Unternehmen haben Sie die Möglichkeit, an der Spitze der Technologieentwicklung zu arbeiten und Ihre Fähigkeiten in einem dynamischen Team einzubringen. Wir bieten eine unterstützende Arbeitskultur, die auf Zusammenarbeit und kontinuierlichem Lernen basiert, sowie umfangreiche Möglichkeiten zur beruflichen Weiterentwicklung. Unser Standort ist nicht nur strategisch günstig, sondern auch von einer inspirierenden Umgebung umgeben, die Kreativität und Innovation fördert.
Kontaktdaten:
TSMC - Taiwan Semiconductor Manufacturing Company Limited Recruiting-Team
Wir glauben, dass du diese Fähigkeiten brauchst, um DFT Design Engineer mit Bravour zu bestehen
DFT-Architektur
Teamführung
DFT-Strategie-Dokumentation
Synopsys DFTMAX
TetraMAX
PrimeShield
Siemens Tessent
