Digital Design Engineer

Die Taiwan Semiconductor Manufacturing Company Ltd. ("TSMC") ist der weltweit führende Halbleiterfoundry. Das Unternehmen hat seinen Hauptsitz in Taiwan und verfügt über Betriebsstätten weltweit sowie die größte Logikchip-Herstellungskapazität in der globalen Halbleiterindustrie. TSMC produziert die Chips, die in Smartphones, Tablets, Computern, Smart-TVs, Autos, Laptops, Spielkonsolen, Rechenzentren und vielen weiteren Anwendungen zu finden sind.

Im TSMC EU Design Center arbeiten Sie in einem außergewöhnlichen Technologie- und Designteam, um Ihre technischen und Führungsfähigkeiten innerhalb des weltweit fortschrittlichsten Design-Service-Ökosystems zu verfeinern. Sie werden an der Spitze der Halbleitertechnologie mitarbeiten, einschließlich modernster nichtflüchtiger Speicherlösungen wie MRAM und RRAM. Ihr Hauptfokus wird darauf liegen, unseren führenden Kunden zu helfen, hochmoderne Produkte zu liefern, die einen transformativen Einfluss auf das Leben der Menschen haben.

Ihre Arbeit wird die Chip-Innovation ermöglichen, indem Sie alle Aspekte des Pre-Silicon-Designflusses entwickeln und optimieren, einschließlich:

• Entwicklung interner Testchips als TSMC Design-Prozess-Kooperationsfahrzeuge
• Entwicklung von MRAM/RRAM-Makros und Compilern als Grundlage für IP des TSMC-Prozesses

Verantwortlichkeiten für die Entwicklung von eingebetteten nichtflüchtigen Speicher-Testchips und IP umfassen:

• Micro-Architektur: Erstellung von Entwurfsspezifikationen und Micro-Architekturspezifikationen basierend auf Anforderungen des Schaltungsdesignteams und des Produktentwicklungsteams.
• RTL-Implementierung: Implementierung der oben definierten Micro-Architektur unter Verwendung von synthesizable Verilog oder SystemVerilog gemäß bestimmten Codierungsrichtlinien.
• Verifikation: Planung, Dokumentation und Implementierung des Verifikationsplans unter Verwendung von Verilog, SystemVerilog und vorzugsweise UVM.
• EDA-Tool/Implementierung: Nutzung mindestens eines Linting-Tools, Zusammenarbeit mit dem P&R-Team zur Spezifizierung von SDC für Synthese und P&R sowie Durchführung von Logiksynthese (Design Compiler oder Cadence’s), LEC (Logikäquivalenzprüfung) und STA-Analyse.
• Automatisierung: (Optional, aber vorteilhaft) Identifizierung von Design- und Designflussproblemen, die automatisiert werden sollen, Spezifizierung und Dokumentation der Eingabespezifikation und des Automatisierungsprogramms/-dienstprogramms, Schreiben von Programmen/Skripten zur Implementierung der Automatisierung in Python, C/C++ oder anderen gängigen Skriptsprachen.

Jobqualifikationen:

• Master-Abschluss oder höher in Elektrotechnik oder verwandten Fachrichtungen.
• Mehr als 5 Jahre Erfahrung im Schaltungs- oder Logikdesign für nichtflüchtigen Speicher (Flash-Speicher, RRAM, MRAM, PCRAM).
• Vertrautheit mit EDA-Tools und Designmethodik für kundenspezifisches Design oder digitales Design von nichtflüchtigem Speicher.

Es ist die Politik von TSMC EU, allen Personen unabhängig von Alter, Hautfarbe, ethnischer und nationaler Herkunft, Staatsbürgerschaft, körperlicher oder geistiger Behinderung, Rasse, Religion, Glauben, Geschlecht, sexueller Orientierung, Geschlechtsidentität und/oder -ausdruck, genetischen Informationen, Familienstand, Status in Bezug auf öffentliche Unterstützung, Veteranenstatus oder einer anderen durch geltendes Recht geschützten Eigenschaft gleiche Beschäftigungsmöglichkeiten (EEO) zu bieten.

Senioritätsstufe: Mid-Senior level

Beschäftigungsart: Vollzeit

Berufsbereich: Halbleiterfertigung