Senior Hardware Digital Engineer (m/f/d)

Sie werden unserem SDR R&D-Team als Senior Digital Hardware Engineer beitreten. Ihr primärer technischer Fokus liegt auf dem Design, der Implementierung und der Verifizierung von FPGA-basierten digitalen Logik für SDR-Produkte. Sie werden in alle Aspekte des Produktentwicklungszyklus eingebunden sein, einschließlich Konzept, Prototyping, Design, Entwicklung, Test und Fertigung.

Digitale Ingenieure innerhalb unserer Organisation stehen an der Schnittstelle der vielen Disziplinen, die erforderlich sind, um neue SDR-Produkte zum Leben zu erwecken, was diese Rolle entscheidend für den Erfolg des Teams macht. Durch Ihre Arbeit haben Sie die Möglichkeit, Ihre Fähigkeiten weiter auszubauen und an Initiativen zur Förderung des digitalen Designs teilzunehmen.

In dieser Rolle werden Ihre Verantwortlichkeiten Folgendes umfassen:

• Zusammenarbeit mit multidisziplinären Hardware-, Firmware- und Systemengineering-Teams zur Entwicklung von SDR-Produkten
• Eigenverantwortung für das vollständige FPGA-Design, einschließlich Logikimplementierung, Datenbewegung und -analyse, Testbenches, Kompilierung und Timing-Analyse
• Entwicklung von Registerkarten und Erstellung von Dokumentationen, um die klare Designabsicht für das breitere Projektteam sicherzustellen
• Leitung des digitalen Designs durch Schätzung des Aufwands, Bereitstellung von Statusupdates und proaktive Identifizierung und Behebung technischer Risiken

Wer Sie sind:

Sie arbeiten mit anderen zusammen, um Aufgaben zu erledigen. Sie können eine kreative Idee in die Praxis umsetzen. Sie entwickeln und liefern Lösungen, die den Erwartungen der Kunden entsprechen. Sie bestehen darauf, Ziele trotz Hindernissen und Rückschlägen zu erreichen.

Für diese Rolle benötigen Sie:

• Mindestens einen Bachelor-Abschluss in Elektrotechnik, Informatik, Softwaretechnik oder einem verwandten Fachgebiet
• Mindestens 5 Jahre relevante Ingenieurerfahrung im Bereich digitales Hardware-Design
• Kernkompetenz in FPGA / HDL
• Beherrschung von VHDL und/oder SystemVerilog zur Implementierung von synthesefähiger Logik, die auf FPGAs abzielt
• Erfahrung in der Erstellung von Testbenches und Simulationsmodellen zur Verifizierung von Logikdesigns
• Erfahrung im Design und in der Validierung von Hochgeschwindigkeits-Schnittstellen (z.B. DDR, PCIe, JESD204, Ethernet)
• Erfahrung mit gängigen Techniken zum Überqueren von Taktbereichen und Timing-Abschluss
• Praktische Erfahrung mit dem Hochfahren von Prototyp-Hardware und der Definition sowie Durchführung von Testplänen zur Verifizierung von platinenbasierten digitalen Schaltungen
• Außergewöhnliche Problemlösungsfähigkeiten mit der Fähigkeit, komplexe technische Herausforderungen zu analysieren
• Nachgewiesene Fähigkeit zur Zusammenarbeit mit interdisziplinären Ingenieurteams und zur klaren Kommunikation technischer Konzepte in Englisch an verschiedene Stakeholder

Bevorzugte Qualifikationen, die Sie von anderen abheben:

• Statische Timing-Analyse und FPGA-Timing-Beschränkungen
• Design von Taktarchitekturen, einschließlich Taktbaumdesign, PLL-Konfiguration und Jitter-Analyse sowie -Minderungstechniken für Hochgeschwindigkeitssysteme
• Vertrautheit mit Xilinx, Intel oder Lattice FPGAs und CPLDs sowie den zugehörigen Toolchains
• Scripting- oder Programmiersprachen (z.B. LabVIEW, Python) für Hardware-Tests und Automatisierung
• Praktische Erfahrung mit Labortools für FPGA-Hochlauf und Debugging ist von Vorteil
• Praktische Erfahrung mit softwaredefinierten Radios