Analog Engineer 4

Als globaler Marktführer für Hochgeschwindigkeitsverbindungen verpflichtet sich Ciena zu einem menschenorientierten Ansatz. Unsere Teams genießen eine Kultur, die sich auf die Priorisierung eines flexiblen Arbeitsumfelds konzentriert, das individuelles Wachstum, Wohlbefinden und Zugehörigkeit fördert. Wir sind ein Technologieunternehmen, das mit unserer Menschlichkeit führt – wir treiben unsere Geschäftsprioritäten neben bedeutenden sozialen, gemeinschaftlichen und gesellschaftlichen Auswirkungen voran.

Transmitter (Tx) SerDes Design Lead - 224G/448G

Cienas WaveLogic-Produktfamilie ermöglicht Hochgeschwindigkeits-Optikübertragungslösungen, die grundlegend für moderne Telekommunikationsnetze sind. Diese Rolle trägt zur kontinuierlichen Weiterentwicklung des Hochgeschwindigkeits-Schaltungsdesigns für Breitband-Glasfasersysteme innerhalb eines dynamischen Teams bei, das auf eine nachgewiesene Erfolgsbilanz von über 30 Jahren in der Entwicklung von Hochgeschwindigkeits-Schaltungen für Breitband-Glasfaser-Modems zurückblicken kann – das Team, das die weltweit ersten Hochgeschwindigkeits-DAC- und ADC-Analogmakros für kohärente Glasfaserprodukte entwickelt hat. Wir suchen einen praktischen Transmitter (Tx) SerDes Design Lead, um unsere Hochgeschwindigkeits-Elektroniktransmitter-Makros für 224G und 448G SerDes in den neuesten tief-submikronen CMOS-Technologien zu entwerfen und bereitzustellen.

Wie Sie einen Einfluss ausüben werden:

• Eigenverantwortliche Schaltplan-Design und Post-Layout-Verifizierung des Hochgeschwindigkeits-Transmitter-Signalpfads und der linearen Kette: DAC-basiertes Ausgangsstadium, Hochschwingungs- und Hochgeschwindigkeits-Treiber-Schnittstelle, einschließlich ESD und Bump.
• Enger Austausch mit dem Management, Systemdesignern und Labvalidierungsteams, um die Architektur weiterzuentwickeln und die Standards sowie Produktanforderungen zu erfüllen.
• Bewertung von Schaltungstopologien und Empfehlung von Implementierungen basierend auf Abwägungen hinsichtlich Leistung, Fläche, Bandbreite und technologischen Einschränkungen.
• Zusammenarbeit mit Layout- und Designingenieuren, um Designs durch vollständige GDSII-Integration zu liefern.
• Durchführung von extraktionsbasierten Post-Layout-Simulationen und Validierung der Transmitter-Leistung (Bandbreite, Linearität/RLM, Rückflussdämpfung, Jitter und Leistung) unter verschiedenen Prozess-, Spannungs- und Temperaturbedingungen.
• Eigenverantwortliche Ursachenanalyse von Design- und Post-Layout-Leistungsabweichungen und Umsetzung der erforderlichen Korrekturmaßnahmen, um die Spezifikationen zu erfüllen.
• Verfolgung der Block- und Transmitter-Leistung sowie des Leistungsmanagements im Einklang mit den vereinbarten Zielen.
• Übersetzung der vereinbarten Architektur und Systemanforderungen in die Transmitter-Implementierung und Rückmeldung von Design- und Siliziumerkenntnissen zur Information des nächsten Architektur-Schrittes.
• Erstellung und Nutzung von Verhaltens-/Designmodellen (z.B. MATLAB, Verilog-A), um Topologie-Abwägungen und Spezifikationsabgleiche zu unterstützen.
• Partnerschaft mit Labvalidierungsteams zur Korrelation von Siliziumergebnissen mit Simulationen und Unterstützung bei Test-Chip-, Produkt-Start und Charakterisierung.
• Technische Anleitung und Mentoring für weniger erfahrene Design- und Layout-Ingenieure sowie regelmäßige Berichterstattung über den Status und den Austausch von Erfahrungen innerhalb der Gruppe.

Die Anforderungen:

• Bildung: M.S./PhD in Elektrotechnik oder Computertechnik oder einem verwandten wissenschaftlichen Fachgebiet.
• Erfahrung: Über 10 Jahre industrielle Erfahrung im Design von Hochgeschwindigkeits-Analog-, Mixed-Signal- oder SerDes-Transmitter-Schaltungen in fortschrittlichen CMOS-Technologien, einschließlich Schaltplan-Design bis hin zur Post-Layout-Verifizierung.
• Anwendung von Transmitter-Schaltungsbausteinen, einschließlich DAC-basierten Ausgangsstufen, Serialisierern oder Multiplexern, Ausgangstreibern und Taktkreisen.
• Durchführung von Post-Layout- und extraktionsbasierten Simulationen zur Validierung der Leistung unter verschiedenen Prozess-, Spannungs- und Temperaturbedingungen.
• Lieferung von Analogschaltungsdesigns durch Siliziumvalidierung.
• Nutzung von Cadence-, Mentor- oder Synopsys-Tools, einschließlich Virtuoso, Calibre, STAR-RC und MMSIM.
• Nachgewiesene schriftliche und mündliche Kommunikationsfähigkeiten sowie die Fähigkeit, sowohl unabhängig als auch im Team zu arbeiten.

Wünschenswerte Qualifikationen:

• Erfahrung: Anwendung von 224G oder 448G PAM4 oder PAM6 SerDes und verwandten OIF-CEI oder IEEE-Standards.
• Erfahrung in der Mitgestaltung der Transmitter-Architektur mit MATLAB, Verilog-A oder C++.
• Anwendung von Signalintegritäts-, Leistungsintegritäts-, Kanal- und Paket-Co-Design-Methoden, einschließlich der Nutzung von EM-Tools wie HFSS oder EMX.
• Erfahrung in der Mentoring von Ingenieuren innerhalb von Analogmakro-Designteams.
• Erfahrung mit Mixed-Signal-Validierung unter Verwendung von Hochgeschwindigkeitsmess- und Prüfgeräten.