Hardware Architect - Cognitive Robotics (human)

Dies ist der Ort, an dem Künstliche Intelligenz zum Leben kommt. Die Hardware-Abteilung entwirft, konstruiert und optimiert alle physischen Komponenten unserer kognitiven Roboter. Während NEURA von Prototypen zur Produktion von fünf Millionen Robotern skaliert, werden die heute auf Architektur-Ebene getroffenen Entscheidungen die Plattform für Jahre prägen.

Ihre Mission & Herausforderungen:

• Sie definieren den Hardware-Blueprint für die fortschrittlichsten kognitiven Roboter der Welt.
• NEURAs humanoider Roboter ist ein komplexes cyber-physisches System: verteiltes Rechnen, Hochleistungs-Elektronik, ein Sensornetzwerk, Echtzeit-Aktionskontrolle und ein kognitiver KI-Stack — alles in einem menschlichen Maßstab und für die Massenproduktion konzipiert.
• Der Hardware-Architekt besitzt die gesamte Hardware-Systemarchitektur, übersetzt Produktanforderungen in physische Entwurfsbeschränkungen und stellt sicher, dass jedes Subsystem — von PCBAs über Verkabelung bis hin zu Rechenmodulen — kohärent in ein skalierbares, herstellbares Ganzes passt.

Hardware-Systemarchitektur:

• Definieren und Pflegen der obersten Hardware-Architektur der Roboterplattform — Rechen-Topologie (SoCs, MCUs, Edge-AI-Beschleuniger), Stromarchitektur (Busspannungen, Verteilung, Schutz), Kommunikationsrückgrat (EtherCAT, CAN-FD, Ethernet, SerDes) und Sensorarchitektur (Sensorenauswahl, Platzierung, Schnittstellenstrategie).

Anforderungen & Partitionierung:

• Übersetzen von Produkt-, Leistungs- und Sicherheitsanforderungen in Hardware-Anforderungen; Partitionierung der Funktionalität über Elektronik, eingebettete Software und mechanische Subsysteme; Verwaltung technischer Schnittstellen zwischen allen Hardware-Disziplinen.

Architektur-Governance:

• Leiten von Hardware-Architektur-Reviews; Definieren und Durchsetzen von Hardware-Designstandards, Schnittstellendokumenten und Entwurfsregeln über die Elektronik-, Firmware- und Mechanik-Teams hinweg.

Technologiewahl:

• Bewerten und Auswählen von Schlüsselplattformkomponenten — Rechen-SoCs, Strommanagement-ICs, Kommunikationscontroller, Sensor-ICs — unter Berücksichtigung von Leistung, Verfügbarkeit, NRE-Kosten und langfristiger Skalierbarkeit.

Interdisziplinäre Integration:

• Dienen als primäre technische Schnittstelle zwischen dem Hardware-Team und den Software-/KI-Architekturen; sicherstellen, dass die Hardware-Plattform die richtigen Fähigkeiten (Speicherbandbreite, I/O, Rechenleistung) bietet, um die Anforderungen an KI-Inferenz und Echtzeitkontrolle zu erfüllen.

DFM und Skalierbarkeit:

• Sicherstellen, dass architektonische Entscheidungen mit der Hochvolumenfertigung kompatibel sind; Prinzipien des Designs für Zuverlässigkeit, Testbarkeit (DFT) und Kosten von Anfang an vorantreiben.

Technische Mentorschaft:

• Technische Anleitung und Mentorschaft für erfahrene Elektronik-, Firmware- und Systemingenieure bieten; Unterstützung bei der Einstellung und dem Wachstum des Teams im Hardware-Bereich.

Was wir erwarten können:

• Eine seltene Kombination: systemorientierter Denker und praktischer Hardware-Experte.
• Sie sind ein erfahrener Hardware-Ingenieur oder -Architekt, der den gesamten Lebenszyklus eines komplexen eingebetteten Hardware-Produkts gesehen hat — vom Architekturkonzept bis zur Massenproduktion — und verstehen, was es braucht, um die Architektur in jeder Phase richtig zu gestalten.
• Sie führen durch technische Autorität, nicht durch organisatorische Position, und gedeihen in Umgebungen, in denen die Architektur noch geformt wird.

Qualifikationen:

• Master-Abschluss in Elektrotechnik, Computertechnik, Mechatronik oder einem verwandten Bereich; PhD ist von Vorteil, aber nicht erforderlich.
• Über 8 Jahre Berufserfahrung in der Hardware-Entwicklung für komplexe eingebettete oder cyber-physische Systeme, davon mindestens 3 Jahre in einer Rolle als Hardware-Architekt, leitender Ingenieur oder Mitarbeiter-Ingenieur.
• Nachweisliche Erfolge bei der Definition und Lieferung multidisziplinärer Hardware-Systemarchitekturen — vom Konzept über EVT/DVT bis hin zur Produktion — für Produkte, die Hochgeschwindigkeitsrechnen, Leistungselektronik und Echtzeitsensorik kombinieren.
• Tiefes Verständnis von eingebetteten Rechenplattformen (ARM Cortex-A/M, NVIDIA Jetson-Klasse, FPGA/eFPGA) und den Kompromissen zwischen zentralisierten und dezentralisierten Rechen-Topologien.
• Starke Kenntnisse der Stromsystemarchitektur: Multi-Rail-SMPS-Design, Batterie/BMS-Integration, Lastanalyse, Stromsequenzierung und EMV-Minderung auf Systemebene.
• Erfahrung in der Definition von Kommunikationsrückgratarchitekturen für Echtzeit-verteilte Systeme (EtherCAT, CAN-FD, TSN Ethernet, SpaceWire oder ähnlich).
• Vertrautheit mit funktionalen Sicherheitsstandards und die Fähigkeit, Sicherheitsanforderungen in Hardware-Architektur-Beschränkungen zu übersetzen (Redundanz, Überwachung, sichere Zustände).
• Erfahrung mit DFM/DFT in Hochvolumenhardware — in der Lage, Architekturentscheidungen zu treffen, die in großem Maßstab herstellbar und testbar bleiben.
• Starke interdisziplinäre Kommunikationsfähigkeiten: in der Lage, die Hardware-Architektur in Diskussionen mit Produktmanagement, AI-/Software-Architekten, Lieferkette und Führungsebene zu vertreten.
• Erfahrung in Robotik, Automobil (ADAS/Karosserieelektronik), Luft- und Raumfahrt oder industrieller Automatisierungshardware ist stark bevorzugt.
• Fließendes Englisch; Deutsch ist ein praktischer Vorteil.